Sfera-perm.ru

Сфера Пермь
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Счетчик двоичный схема к155ие2

Микросхемы счётчиков К155ИЕ2, К155ИЕ4 и К155ИЕ5,

УГО которых приведены на рисунке 64 а, б, в представляют собой счётчики с последовательно-параллельным переносом, структурные схемы которых подобны схеме, приведённой на рисунке 63.

Рисунок 64 Микросхемы счётчиков К155ИЕ2, К155ИЕ4 и К155ИЕ5

Структурные схемы счётчиков содержат по 4-е JK-триггера в счётном режиме. Первый триггер имеет отдельный вход C1 и прямой выход — 1, три оставшиеся триггера соединены между собой так, что образуют параллельные счётчики с коэффициентами счёта равными 5 (К15ИЕ2), 6 (К155ИЕ4) и 8 (К1ИЕ5).

При соединении выхода первого триггера со входом C2 цепочки из 3-х триггеров образуются счётчики с коэффициентами счёта 10, 12 и 16 соответственно.

Микросхемы имеют по два входа R, объединённые по «И». Микросхема К155ИЕ2 имеет кроме того входы установки в состояние 9, при котором первый и последний разряды устанавливаются в «1», а остальные в «0», то есть 10012=9.

Наличие входов установки, например, в «0», позволяет строить делители частоты (счётчики) с различными коэффициентами деления (счёта) в пределах 2–16 без использования дополнительных логических элементов.

На рисунке 61,г показано преобразование счётчика, имеющего KСЧ=12, в десятичный.

До прихода 10-го импульса схема работает как делитель частоты на 12. Десятый импульс переводит триггеры МС в состояние, при котором на выходах 4 и 6 МС формируются лог. «1».

Эти уровни, поступая на входы R, объединённые по «И», переводят МС в состояние «0»; в результате чего KСЧ (KДЕЛ) становится равным 10.

Реверсивные счётчики К155ИЕ6 и К155ИЕ7 (Рисунок 65)

Прямой счёт осуществляется при подаче отрицательных импульсов на вход +1, при этом на входах –1 и C должна быть лог. «1», а на входе R — лог. «0». Переключение триггеров происходит по спадам входных импульсов.

Рисунок 65 Реверсивные счётчики К155ИЕ6 а) и К15ИЕ7 б).

Уровни на выходах 1–2–4–8 соответствуют состоянию счёта в данный момент времени.

Отрицательный импульс на выходе ≥9 (≥15) формируется одновременно с 10 (или 16) импульсом на входе +1. Этот импульс может подаваться на вход +1 следующей МС многоразрядного счётчика. При обратном счёте входные импульсы подаются на вход –1, выходные импульсы снимаются с выхода ≤0.

Счётчик-делитель частоты с переменным коэффициентом деления К155ИЕ8 (Рисунок 66).

Микросхема содержит 6-разрядный двоичный счётчик, элементы совпадения и элемент собирания. Элементы совпадения блокируют прохождение импульсов, не совпадающих с запрограммированным кодом, а элемент собирания позволяет передавать на выход только выделенные импульсы.

Рисунок 66 Счётчик – делитель частоты К155ИЕ8

В результате средняя частота выходных импульсов может изменяться от 1/64 до 63/64 частоты входных импульсов.

Число импульсов на выходе за период счёта (до 64) подсчитывается по формуле: N=32·x32+16·x16+8·x8+4·x4+2·x2+1·x1, где x1–x32 принимают значения соответственно 0 или 1 в зависимости от того подан или нет уровень лог. «1» на соответствующий вход.

Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.005 сек.)

Цифровые микросхемы — начинающим (занятие 9) — счетчики-дешифраторы к561ие8

(К)1ЛБ551, 1ЛБ551А, К155ЛА1

Вполне обычные микросхемы (два элемента 4И-НЕ); паспорт
на них (от микросхемы производства завода «Искра»,
г.Ульяновск). Здесь они лишь по причине своего возраста…

Самая ранняя дата выпуска микросхем этой серии, известная мне на сегодня — октябрь 1969 года.
Интересно, что логотип НИИМЭ здесь отформован в
пластмассе корпуса, а не нанесен краской.

Эти выпуски еще могли разбраковываться по быстродействию/нагрузочной способности,
с добавлением дополнительной буквы в названии.

а вот эта микросхема интересна тем, что на лицевой
стороне у неё обозначение по новой системе, а на днище — еще по старой :)))

Асинхронные счётчики

Данные типы счётчиков состоят из цепочёк JK-триггеров, которые работают в счётном режиме, когда выход предыдущего триггера служит входом для следующего. В такой схеме триггеры включаются последовательно, а, следовательно, и выходы счётчика также переключаются последовательно, один за другим (отсюда второе название асинхронных счётчиков – последовательные счётчики). Так как переключение разрядов происходит с некоторой задержкой, поэтому и сигналы на выходах счётчика появляются не одновременно с входным сигналом и между собой, то есть асинхронно.

Микросхемы асинхронных счётчиков применяются не очень часто, в качестве примера можно привести микросхемы типа ИЕ2 (четырёхразрядный двоично-десятичный счётчик), ИЕ5 (четырёх разрядный двоичный счётчик) и ИЕ19 (сдвоенный четырёхразрядный счётчик).

Читайте так же:
Счетчик перестает мотать если


Асинхронные счётчики: слева направо ИЕ2, ИЕ5, ИЕ19.

Данные типы счётчиков имеют входы сброса в нуль (вход R), вход установки в 9 (вход S у ИЕ2), счётный или тактовый вход (вход С) и выходы, которые могут обозначаться как номера разрядов (0, 1, 2, 4) или как вес каждого разряда (1, 2, 4, 8).

Микросхема К555ИЕ2 относится к двоично-десятичным счётчикам, то есть счёт у неё идет от 1 до 9, а потом выводы обнуляются и счёт идёт сначала. Внутренне данный счётчик состоит из четырёх триггеров, которые разделены на две группы: один триггер (вход С1, выход 1) и три триггера (вход С2, выходы 2, 4, 8). Такая внутренняя организация позволяет значительно расширить применение данного типа микросхемы, например данную микросхему можно использовать в качестве делителя на 2, на 5 или на 10. Счётчик ИЕ2 имеет два входа для сброса в нуль объединенных по И, а так же два входа для установки в 9 тоже объединённых по И.

Для реализации счёта необходимо сбросить счётчик подачей на входы R высокого логического уровня, а на один из входов S сигнал низкого уровня. В таком режиме счётчик будет «обнулён» и последовательный счёт заблокирован. Чтобы восстановить функцию счета необходимо установить на входы R низкий уровень сигнала.

Для организации делителя на 2 необходимо подавать сигнал на С1, а снимать с выхода 1; делитель на 5 подавать сигнал на С2, а снимать с выхода 8; делитель на 10 выход 8 соединяют с С1, сигнал подают на С2, а снимают с выхода 1.

Микросхема К555ИЕ5 представляет собой двоичный счётчик, в отличие от ИЕ2 считает до 16 и сбрасывается в нуль. Также как и ИЕ2 состоит из двух групп триггеров со входами С1 и С2, а выходы 1 и 2,4,8. В отличии от ИЕ2 имеет только два входа сброса в нуль, а входов установки нет.

Микросхема К555ИЕ19 практически идентична двум микросхемам К555ИЕ5 и представляет собой два чётырёхразрядных двоичных счётчика, каждый счётчик имеет свой счётный вход С и вход сброса R. Если объединить выход 8 первого счётчика и вход С второго счётчика, то можно получить восьмиразрядный двоичный счётчик.

К1ЛБ55хИ

Изредка встречаются микросхемы с буквой «И» в конце
обозначения. Их выпускала запорожская «Гамма» (в то время Запорожский завод полупроводниковых
приборов); это единственные встреченные
мной микросхемы этого типа (..ЛБ.. или ..ЛА..) 155ой серии этого завода.
Это довольно необычные микросхемы, на них были выпущены даже отдельные ТУ.
155ая серия с индексом «И» выполнена по технологии КСДИ (с окисной изоляцией),
в отличии от обратно-смещенного перехода обычной 155 серии. Основной ТТЛ продукцией
«Гаммы» в те годы была как раз «окисная»
106 серия и, вероятно, какое-то краткое время
по единому с ней технологическому процессу выпускали и 155ую.
Кристалл содержит избыточное количество элементов для снижения затрат на производство.

(фото Сергея Брылева)

КМ155ИД8А, КМ155ИД9, К155ИД9

Без сомнений, эта пара (в керамическом корпусе) держит с большим
отрывом первое место в номинации «Самая красивая микросхема серии»

Просто какое-то
волнение в душе, когда держишь их в руке, это произведение искусства
и не только лишь инженерного.
Причём, обратите внимание, корпус весьма архаичен, явный привет из 70-х годов.
Он называется «Тур» и был разработан в НИИТТ в 1970-72 гг.
Форма ног, крышка корпуса — всё это отголоски древних времён, когда DIP
был ещё молод… Причем, насколько я знаю, это вообще чуть ли не единственные наши микросхемы в таком корпусе!
Вспоминается ещё разве что К507РМ1.
Опять же, золочение для микросхем невоенного применения (не отбраковки от «войны», а изначально гражданских)
вещь исключительная.
Впрочем, есть и вариант в обычном скучном пластике

Немного подробностей. Обе эти микросхемы представляют собой
дешифраторы для управления матрицей из светодиодов. 155ИД8 работает
на матрицу 7х5 точек, с возможностью индицировать цифры от 0 до 9, знаки
«-» и переполнение «Е». 155ИД9 управляет матрицей 7х4 точек;
справочный листок на неё.

Производитель, а, полагаю, и разработчик —
НИИ «Мион», г.Тбилиси (Грузия).
Как нередко было у «Миона», микросхемы эти не имеют зарубежного аналога, а представляют
собой чисто отечественные разработки.

Не могу отказать себе в удовольствии отснять их во всех
возможных ракурсах…

Двоично-десятичный четырехразрядный счетчик К155ИЕ2

Быстродействующий декадный счетчик представляет собой асинхронный делитель частоты на триггерах типа JK.

Читайте так же:
Счетчик накручивает много киловатт

Функциональная схема счетчика содержит четыре триггера:


Рис. 2.2 К155ИЕ2 Функциональная схема

Первый триггер, имеющий тактовый вход С1 и изолированный от других триггеров прямой выход 1, представляет собой счетчик-делитель на два. Три остальных триггера образуют счетчик-делитель на 5. Счетные импульсы при этом должны подаваться на вход С2, частота, деленная на 5, снимается с выхода 4.

Счетчики работают самостоятельно, однако установка их производится одновременно с помощью четырех установочных входов R1-R4, которые обеспечивают три режима работы счетчиков.

Значения сигналов на установочных входах для различных режимов работы счетчиков приведены в таблице 1.

Переключение триггеров происходит по каждому заднему фронту входных тактовых сигналов:


Рис. 2.3 Временные диаграммы работы

Путем внешнего соединения выхода 1 со входом С2 образуется двоично-десятичный счетчик-делитель на 10. Счетные импульсы при этом подаются на вход С1, а частота, деленная на 10, снимается с выхода 4. В режиме счета состояния выходов триггеров меняются в последовательности двоично-десятичного счета.

Путем внешнего соединения выхода 4 со входом С1 образуется счетчик-делитель на 10 со скважностью, равной 2.Счетные импульсы при этом должны подаваться на вход С2, а частота, деленная на 10, снимается с выхода 1:

Рис. 2.4 Двоично-десятичный счетчик-делитель на 10

2.5 Cчетчик-делитель на 10 со скважностью, равной 2

В режиме счета состояния выходов триггеров меняются в последовательности двоичного счета от 0 до 4 и далее от 8 до 12.

К155ИЕ2 и КМ155ИЕ2 (7490)

Микросхемы К155ИЕ2 и КМ155ИЕ2 (7490) четырехразрядный десятичный асинхронный счетчик пульсаций. Внутренняя схема его показана на рисунке. Первый триггер счетчика DD1.3 может работать самостоятельно. Он служит делителем входной частоты в 2 раза, Тактовый вход этого делителя C0 (вывод 14), а выход QO (вывод 12). Остальные три триггера DD1.4 — DD1.6 образуют делитель на 5. Тактовый вход здесь C1 (вывод 1). Для обоих тактовых входов запускающий перепад отрицательный, т. е. от высокого уровня к низкому.

Счетчик имеет два входа R для синхронного сброса (выводы 6 и 7), а также два синхронных входа S (выводы 2 и 3) для предварительной загрузки в счетчик двоичного кода 1001, соответствующего десятичной цифре 9. Поскольку счетчик К155ИЕ2, КМ155ИЕ2 (7490) асинхронный, состояния на его выходах Q0 — Q3 не могут изменяться одновременно. Если -после данного счетчика выходной код, требуется дешифрировать, т. е. перевести его в десятичное число, дешифратор должен стробироватьея на время этой операции. Иначе из-за неодновременности переключения выходных уровней четырех триггеров могут дешифроваться импульсные помехи (клыки).

Входы синхронного сброса RI и R2 (двухвходовой элемент И) запрещают действие импульсов по обоим тактовым входам и входам установки S. Импульс, поданный на вход R, дает сброс данных по всем триггерам одновременно. Подачей напряжения на входы S1 и S2 запрещается прохождение на счетчик тактовых импульсов, а также сигналов от входов R1 и R2. На выходах счетчика Q0 — Q3 (выводы 12, 9, 8, и 11) устанавливаются напряжения выходных уровней ВННВ, что соответствует коду 1001, т. е. цифре 9.

Чтобы получить на выходах счетчика К155ИЕ2, КМ155ИЕ2 (7490) двоично-десятичный код с весом двоичных разрядов 8-4-2-1, необходимо соединить выводы 12 и 1 (т. е. выход Q0 и вход С1. Входная последовательность подается на тактовый вход С0 (вывод 14). Симметричный счетчик-делитель входной частоты в 10 раз получится, если соединить вывод 11 (выход QЗ) с выводом 14 (вход C0). Симметричный способ деления в зарубежной литературе называется bi-quinary, т. е. в переводе — две пятерки. Выходная последовательность при счете двумя пятерками имеет вид симметричного меандра с уменьшенной в 10 раз частотой. Снимается она с выхода Q0 (вывод 12) микросхемы К155ИЕ2 КМ155ИЕ2 (7490).

Для деления частоты на два используется тактовый вход С0 (вывод 14) и выход QО (вывод 12). Для деления частоты в 5 раз подаем входную последовательность на вывод 1. Выходной сигнал получаем на выходе Q3 (вывод 11), Внешние перемычки для этих простых делителей не нужны. Счетчик К155ИЕ2, КМ155ИЕ2 (аналог 7490 ) имеет ток потребления 53 мА и максимальную тактовую частоту 10 МГц. Аналогичная схема варианта 74LS 90 потребляет ток 15 мА и имеет тактовую частоту до 30 МГц.

Режим работы счетчика К155ИЕ2, КМ155ИЕ2 (7490) можно выбрать из таблицы (сброс выходных данных в ноль, установка, т.е. загрузка девятки, счет). В таблице показана последовательность смены напряжений высоких и низких уровней на выходах счетчика К155ИЕ2 и КМ155ИЕ2 (7490) в режиме двоично-десятичного счета, когда требуется соединить внешней перемычкой выход Q0 и вход С1 (т. е. выводы 1 и 12).

Читайте так же:
Блокинг генератор для счетчика гейгера

Зарубежным аналогом микросхемы КМ155ИЕ2 является микросхема 7490.

Счетчик двоичный схема к155ие2

После каждого цикла счёта на выходе последнего триггера возникают перепады напряжения, то есть формируется один импульс. Это свойство определяет второе назначение счётчиков — деление числа входных импульсов.

Если входные сигналы периодичны и следуют с частотой fВХ, то частота fВЫХ:

В этом случае коэффициент счёта определяется как коэффициент деления и обозначается KДЕЛ.

У счётчика в режиме деления частоты используется сигнал только последнего триггера, а промежуточные состояния остальных триггеров не учитываются.

Всякий счётчик может быть использован как делитель частоты.

5.3.3 Вычитающие и реверсивные счётчики

Реверсивный счётчик может работать в качестве суммирующего и вычитающего.

Суммирующий счётчик, как было показано выше, получается при подсоединении к входу последующего каскада прямого выхода предыдущего.

Каждый входной импульс увеличивает число, записанное в счётчик, на 1. Перенос информации из предыдущего разряда в последующий происходит при смене состояния предыдущего разряда (триггера) с 1 на 0.

Вычитающий счётчик получается при подсоединении к входу последующего каскада инверсного выхода предыдущего. Он действует обратным образом: двоичное число, хранящееся в счётчике, с каждым поступающим импульсом уменьшается на 1.

Перенос из младшего разряда в старший имеет место при смене состояния младшего разряда с 0 на 1.

Переполнение происходит после достижения счётчиком нулевого состояния, при этом в счётчик записывается максимально возможное значение, т.е. во все разряды — единицы.

Путём включения в схему двоичного суммирующего счётчика (рисунок 60), дополнительных ЛЭ, переключающих на вход последующего триггера прямого и инверсного выходов предыдущего, получается схема реверсивного счётчика. Фрагмент схемы реверсивного счётчика приведён на рисунке 61.

Рисунок 61 Фрагмент схемы реверсивного счётчика

Схема имеет два входа для подачи входных сигналов: +1 — при работе в режиме суммирования, -1 — при работе в режиме вычитания. Дополнительный управляющий вход N задаёт направление счёта. При N=0 схема (рисунок 61) работает как суммирующий счётчик, а при N=1 — как вычитающий.

5.3.4 Счётчики с произвольным коэффициентом счёта

В двоичных счётчиках коэффициент счёта KСЧ=2 n и может быть равен 2, 4, 8, 16, 32 и т.д. На практике требуются счётчики с коэффициентом счёта не равным 2 n , например, 3, 6, 10, 12, 24 и др.

Они выполняются на основе двоичных счётчиков путём исключения у счётчиков с KСЧ=2 n соответствующего числа «избыточных» состояний S:

S = 2 n – KСЧ

Например, двоично-десятичный (декадный) счётчик получают из 4-х разрядного, имеющего KСЧ=16, исключая 6 состояний.

Возможны 2 варианта построения схем:

а) Счёт циклически идёт от 0000 до 1001, а следующим импульсом обнуляется;

б) Исходным состоянием служит код 0110 числа 6 и счёт происходит до 11112=15, а следующим импульсом обнуляется.

Рисунок 62 Схема счётчика с Ксч =10

Схема счётчика с KСЧ=10, реализованная по первому варианту, приведена на рисунке 62. По сравнению со схемой двоичного счётчика (Рисунок 60), имеющего KСЧ=24=16, в схему дополнительно введён элемент D5, обнуляющий счётчик при совпадении двух «1» с весовыми коэффициентами 2 и 8. Использование приведённой выше схемы и ЛЭ D5 с 4-мя входами, позволит получить счётчик с любым коэффициентом счёта от 2-х до 15-и.

Для реализации схемы по второму варианту используются триггеры, имеющие входы асинхронной установки триггера .

5.3.5 Счётчики с последовательно-параллельным переносом

Все рассмотренные выше схемы счётчиков представляют собой счётчики с последовательным переносом. В этих счётчиках импульсы, подлежащие счёту, поступают на вход только одного первого триггера, а сигнал переноса передаётся последовательно от одного разряда к другому. Такие счётчики отличаются простотой схемы, но имеют невысокое быстродействие.

Счётчики с параллельным переносом строятся на синхронных триггерах.

Счётные импульсы подаются одновременно на тактовые входы всех триггеров, а каждый из триггеров цепочки служит по отношению к последующим только источником сигналов. Срабатывание триггеров параллельного счётчика происходит синхронно, и задержка переключения всего счётчика равна задержке для одного триггера. Следовательно, такие счётчики более быстродействующие. Их основным недостатком является большая мощность, потребляемая от источника входных сигналов, так как входные импульсы подаются на тактовые входы всех триггеров.

Читайте так же:
Счетчик с термо датчиком

Для устранения недостатков рассмотренных выше счётчиков разработаны и используются счётчики с последовательно-параллельным переносом.

В счётчиках с последовательно-параллельным переносом триггеры объединены в группы так, что отдельные группы образуют счётчики с параллельным переносом, а группы соединяются с последовательным переносом. В роли групп могут быть и готовые счётчики.

Общий коэффициент счёта таких счётчиков равен произведению коэффициентов счёта всех групп.

В качестве примера рассмотрим счётную декаду на JK-триггерах, приведённую на рисунке 63.

Рисунок 63 Счётная декада на JK-триггерах

Схема состоит из двух групп. Первая группа — это триггер DD1.

Вторая группа, состоящая из трёх триггеров DD2–DD4, представляет собой счётчик с параллельным переносом и тактируется выходным сигналом первого триггера. Группы соединены между собой последовательно.

Схема работает следующим образом.

При подаче на вход импульсов с 1-го по 8-ой декада работает как обычный двоичный счётчик импульсов.

К моменту прихода 8-го импульса на двух входах J 4-го триггера формируется уровень лог. «1». 8-ым импульсом этот триггер переключается в состояние лог. «1», а уровень лог. «0» с его инверсного выхода, подаваемый на вход «J» второго триггера, запрещает его переключение в единичное состояние под действием 10-го импульса.

10-ый импульс восстанавливает нулевое состояние 4-го триггера и цикл работы счётчика повторяется.

5.3.6 Универсальные счётчики в интегральном исполнении (Примеры)

УГО которых приведены на рисунке 64 а, б, в представляют собой счётчики с последовательно-параллельным переносом, структурные схемы которых подобны схеме, приведённой на рисунке 63.

Рисунок 64 Микросхемы счётчиков К155ИЕ2, К155ИЕ4 и К155ИЕ5

Структурные схемы счётчиков содержат по 4-е JK-триггера в счётном режиме. Первый триггер имеет отдельный вход C1 и прямой выход — 1, три оставшиеся триггера соединены между собой так, что образуют параллельные счётчики с коэффициентами счёта равными 5 (К15ИЕ2), 6 (К155ИЕ4) и 8 (К1ИЕ5).

При соединении выхода первого триггера со входом C2 цепочки из 3-х триггеров образуются счётчики с коэффициентами счёта 10, 12 и 16 соответственно.

Open Library — открытая библиотека учебной информации

Открытая библиотека для школьников и студентов. Лекции, конспекты и учебные материалы по всем научным направлениям.

  • Главная

Категории

  • Астрономия
  • Биология
  • Биотехнологии
  • География
  • Государство
  • Демография
  • Журналистика и СМИ
  • История
  • Лингвистика
  • Литература
  • Маркетинг
  • Менеджмент
  • Механика
  • Науковедение
  • Образование
  • Охрана труда
  • Педагогика
  • Политика
  • Право
  • Психология
  • Социология
  • Физика
  • Химия
  • Экология
  • Электроника
  • Электротехника
  • Энергетика
  • Юриспруденция
  • Этика и деловое общение

Электроника СЧЕТЧИКИ ИМПУЛЬСОВ

Двоичный счетчик. Счетчик на рис. 12.26, а построен a JK-триггерах. Запуск и сброс триггеров осуществляется отрицатель­ным перепадом сигналов. На рис. 12.36,6 показан счетчик на D-триггерах. Запуск триггеров осуществляется положительным перепадом напряжения. Сброс счетчика происходит при отрицатель­ном перепаде напряжения.

При построении многоразрядных счетчиков крайне важно обра­щать внимание на время задержки выходного сигнала последнего триггера. Это время определяется временем срабатывания одного триггера, и приблизительно равно 100 не.

Рис. 12.36

Синхронный счетчик. Счетчик (рис. 12.37, а) построен на триг­герах типа JK. Входные импульсы подаются одновременно на всœе входы триггеров. Прохождение входных импульсов через триггер управляется сигналами от предыдущих триггеров. Существующее количество управляющих сигналов в интегральной микросхеме К155ТК1 позволяет создать четырехразрядный счетчик. Для увели­чения числа разрядов в счетчике крайне важно применить дополни­тельные микросхемы, как показано на рис. 12.37,6, в. В этих счет­чиках триггеры срабатывают от положительного перепада входно­го сигнала. В синхронных счетчиках не происходит накопления за­держки выходных сигналов от разряда к разряду.

Рис. 12.37

Управляемый счетчик импульсов. Делитель частоты (рис. 12.38, а) построен на трех микросхемах DD1DD3. Тактовые импульсы по­даются на Вход 1 (контакт 5). Коэффициент делœения счетчика мо­жет быть произвольным. В счетчике устанавливается произвольный код, с которого начинается счет. Внешний код записывается в счет­чик при подаче импульса на вход Уст. «О». Этот импульс проходит через микросхемы DD4.1 и DD4.2 и поступает на входы С микро­схем DD1 — DD3. С приходом этого импульса в микросхемах DD1 — DD3 записывается код, который в данный момент существует на входах VI, V2, V4, V8. С данного кода начинается счет импуль­сов. После того как счетчик достигнет состояния переполнения, на выходе «>9» микросхемы DD3 произойдет спад отрицательного импульса, который проходит через микросхемы DD4 и DD5. Корот­кий импульс отрицательной полярности с выхода микросхемы DD4.I поступает на входы С микросхем DD1DD3. В счетчик вдовь за­пишется внешний код.

Читайте так же:
За чей счет ставится общедомовой счетчик

В случае если тактовые импульсы подавать на Вход 2, счет будет осу­ществляться в обратном порядке. Входные импульсы будут умень­шать код, записанный в счетчике. Когда в счетчике будет число О, на выходе « n , а с микросхемами К133ИЕ7 — 16 n , где n— число микросхем. Интегральная микросхе­ма К133ИЕ8 позволяет создать счетчик на число 64 n . Схема вклю­чения последней приведена на рис. 12.38,6. Счетчик позволяет по­лучить на выходе импульсы от 1 до 4095 при подаче на вход 4096 импульсов. Входные тактовые импульсы поступают на кон­такт 9. Счет происходит по фронту. В нулевое состояние схемы устанавливаются при подаче на контакт 13 положительного импуль­са. В случае если на контакт 11 подать высокий логический уровень, то произойдет запрет счета. При подаче на входы VIV32 положи­тельных потенциалов происходит управление выдачей «отрица­тельных» импульсов на выходе S1 (контакт 5), которые совпадают по времени с входными импульсами. При одновременной подаче потенциалов на входы V8 и V32 на выходе S1 появляется 40 им­пульсов, неравномерно расположенных по времени. На выходе «>63» появляется импульсный сигнал, фронт которого совпадает со спадом 63-го входного импульса, а спад — со спадом 64-го им­пульса.

Рис. 12.38

Рис. 12.39

Декадный счетчик. На рис. 12.39 изображен декадный счетчик, построенный на интегральных микросхемах К155ИЕ1. Каждая мик­росхема делит входную последовательность импульсов на 10. По­лярность входных импульсов отрицательная. На выходе формирует­ся импульсный сигнал отрицательной полярности с продолжительностью, равной длительности входных импульсов.

Делители на интегральной микросхеме К155ИЕ2.Микросхема К155ИЕ2 состоит из триггера со счетным входом и счетчика с ко­эффициентом делœения 5. При соединœении этих элементов между собой можно получить двоично-десятичный счетчик, работающий в коде 1 — 2 — 4 — 8 (рис. 12.40, а). Полярность входных импульсов по­ложительная. Состояние счетчика переключается в момент заднего фронта импульса.

С помощью этой микросхемы можно построить счетчик с коэф­фициентом делœения на 6 (рис. 12.40,6) и на 7 (рис. 12.40, в). В пер­вой схеме после прихода шестого входного импульса к контактам 2 и 3 будет подано положительное напряжение (высокий логический уровень), ĸᴏᴛᴏᴩᴏᴇ установит в счетчике нуль. Во второй схеме после суммирования шести импульсов счетчик переходит в состоя­ние «9». Очередной входной импульс установит в счетчике состоя­ние «10» или «О».

Двухтактный регистр сдвига. Один триггер в разряде является основным, другой — триггер памяти. Между собой тактовые им­пульсы имеют задержку. Тактовые импульсы, которые идут с за­держкой, должны поступать на основные триггеры. Информацион­ный сигнал переписывается в триггер памяти, а затем списывается с основного (рис. 12.41).

Рис. 12.40

Рис. 12.41

Глава 13

Читайте также

11.5.1. Четырехразрядный асинхронный двоичный счётчик по модулю 16 Счётчики представляют собой цифровое устройство, которое ставит в соответствие числу импульсов на входе определённый двоичный код на выходе Рис. 11.24. Схема реализации двоичного счётчика. [читать подробенее]

Рис. 26.1. Суммирующий счетчик Рис. 26.2. Временные диаграммы счетчика Рис. 26.3. Вычитающий счетчик Рис. 26.4. Счетчики: а) К155ИЕ5, б) К155ИЕ2 Рис. 26.5. Структура счетчика ИЕ5 Рис. 26.6. Структура счетчика ИЕ2 Рис. 26.7. Декады на ИМС: а) типа ИЕ4, б) ИЕ5 Рис. [читать подробенее]

JK триггер Имеет 2-ва информационных входаJ иK логическая комбинация которых определяет его состояние. Назначение входов J иK такое же как и R и S(отличие см. таблицу истснности) Рис. 11.13JK триггер J K C Qn-1 х Qn . [читать подробенее]

Счетчик – такое устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счетчики строятся на Т-триггерах. Основной параметр счетчика – модуль счета – максимальное число единичных сигналов, которое может. [читать подробенее]

Счетчик – последовательностное цифровое устройство, предназначенное для счета входных сигналов. Классификация. 1. По направлению счета различных суммирований, которыми каждый входной сигнал вызывает инкремент выходного сигнала: 1.1. Вычитающий уменьшение. [читать подробенее]

Одной из наиболее распространенных операций в устройствах дискретной обработки информации является счет импульсов (таймеры ЭСЧ, цифровые измерительные приборы, АЦП и т. п.). Эту операцию выполняют счетчики, которые по назначению делятся на простые (выполняющие операцию. [читать подробенее]

Двоичный счетчик. Счетчик на рис. 12.26, а построен a JK-триггерах. Запуск и сброс триггеров осуществляется отрицатель­ным перепадом сигналов. На рис. 12.36,6 показан счетчик на D-триггерах. Запуск триггеров осуществляется положительным перепадом напряжения. Сброс счетчика. [читать подробенее]

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector