Sfera-perm.ru

Сфера Пермь
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Реверсивный счетчик временная диаграмма

Асинхронный двоичный счетчик с последовательным переносом(суммирующий).

Лекция №13

Последовательностные логические устройства (цифровые автоматы): регистры, счетчики

1.1. Запоминающий регистр.

1.2. Сдвигающий регистр.

2.1. Суммирующий счетчик.

2.2. Вычитающий счетчик.

Регистры

При выполнении различных логических и арифметических операций возникает необходимость хранения кода числа в течение некоторого времени. Иногда надо сдвинуть код вправо или влево, подсчитать кол-во импульсов и т.д. – эти операции выполняют специальные устройства: регистры, счетчики и дешифраторы.

Регистры – это узлы ЭВМ, предназначенные для хранения и преобразования чисел. Он представляет собой совокупность триггеров со схемой управления входными и выходными сигналами. Разрядность регистра соответствует количеству используемых в нем триггеров, т.е. число триггеров определяет разрядность слова. Каждый триггер регистра имеет прямой и инверсный выходы, используемые соответственно для получения прямого и интенсивного кодов.

Занесение информации в регистры называется операцией ввода или записи. Выдачу информации внешним устройством называют операцией вывода или считывания.

Классификация регистров:

1. По виду выполняемых операций:

1.1. Регистры для приема.

1.2. Для передачи.

1.3. Для сдвига информации.

2. По способу приема и передачи информации:

3. По количеству каналов, по которым информация поступает на входы:

3.1. Однофазные – информация поступает на каждый разряд, только по одному каналу.

3.2. Парафазные – по обоим каналам.

4. По количеству тактов управления необходимых для записи кода слова:

Запоминающий регистр

Запоминающие регистры — простейший вид регистров. Их назначение — хранить кодовую информацию небольшого объема в течение относительно непродолжительного времени. Эти регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа — бит информации. Запись и считывание информации производится одновременно во всех разрядах параллельным кодом. Структура запоминающего регистра иллюстрируется рис.1.

Рис.1. Запоминающий регистр; а) структурная схема, б) условное обозначение

Триггеры в схеме включены параллельно. На входах и выходах триггеров поставлены схемы «И», для управления моментов записи и считывания Уст «О» обнуляет регистр. Для записи числа на схемы «И» 1-3 подается число, по сигналу «разрешения записи» информация поступает к регистру, а по сигналу «С.И.» записывается в регистр и будет храниться там, пока не подадут сигнал Уст «О» или не выключат питание. При подаче сигнала разрешения считывания информация поступает на выход. На выходе информация получается в прямом коде. Для того, чтобы преобразовать число, записанное в регистре из прямого кода в обратный, его надо считывать с выходов .

Сдвигающий регистр

Регистры сдвига или сдвиговые регистры (англ. shift register) представляют собой, последовательно соединенную цепочку триггеров. Т.е. в сдвиговых регистрах все триггеры соединены в последовательную цепочку (выход каждого предыдущего триггера соединен со входом D следующего триггера). Тактовые входы всех триггеров (С) объединены между собой. В результате такой триггер может рассматриваться как линия задержки, входной сигнал которой последовательно перезаписывается из триггера в триггер по фронту тактового сигнала С. Информационные входы и выходы триггеров могут быть выведены наружу, а могут и не выводиться — в зависимости от функции, выполняемой регистром.

Основной режим их работыэто сдвиг разрядов кода, записанного в эти триггеры. То есть по тактовому сигналу содержимое каждого предыдущего триггера переписывается в следующий по порядку в цепочке триггер. Код, хранящийся в регистре, с каждым тактом сдвигается на один разряд в сторону старших разрядов или в сторону младших разрядов, что и дало название регистрам данного типа.

Рис.2. Сдвигающий регистр

Рис.3 Временная диаграмма сдвигающего регистра и условное обозначение

Сдвигающий регистр применяется для выполнения операций сдвигов кода в последовательный и обратно. Сдвиг кода влево на один разряд соответствует умножению кода числа на основании системы счисления. Сдвиг вправо – делению. Для уменьшения кол-ва связей и оборудования сдвигающий регистр удобно строить на «D» триггерах. Установка этого регистра в 0 выполняется отрицательным импульсом на вход в . Параллельный код поступает на входы x1-x4. Запись параллельного кода осуществляется положительным импульсом на вход C2, чтобы преобразовать параллельный код в последовательный надо подать информацию на входы x1-x4 при импульсе C2 (C2 = 1), затем считывать информацию в последовательном коде с выходом Q4 при подаче синхроимпульса C1 на каждый вид числа. Это называется выдвижением числа из регистра.

Читайте так же:
Счетчик по поисковым фразам

Для преобразования из последовательного кода в параллельный, информация подается на D1 и по каждому синхроимпульсу С1 информация задвигается в регистр. Информация считывается в параллельном коде с Q1-Q4. Если логически распределить так, что на х1 (Q1) находятся младший разряд числа, а на х4 (Q4) старшие, то такой регистр будет осуществлять сдвиг числа влево (*)[1]. Если наоборот х1 старший, х4 младший – сдвиг вправо (÷)[2].

Счетчики

Счетчиком называют устройство, осуществляющее счет числа поданных на его вход импульсов и фиксирующее это число в двоичном коде.

Счетчик представляет собой устройство, предназначенное для подсчета числа сигналов поступающих на его вход и запись этого числа в виде кода хранящегося в триггерах. Количество разрядов счетчика определяется наибольшим числом, которое должно быть получено в каждом конкретном случае.

По направлению счета все счетчики делятся на:

В суммирующих счетчиках с приходом каждого импульса результат счета увеличивается на единицу. У вычитающих счетчиков каждый последующий импульс уменьшает число счета на единицу. Реверсивные счетчики могут производить подсчет импульсов, как в режиме суммирования, так и в режиме вычитания.

Обычно счетчики строятся на Т-триггерах. С приходом каждого импульса происходит изменение состояния триггеров. По состоянию триггеров можно определить число поступивших на вход импульсов. Число триггеров в счетчике берется таким, чтобы множество их состояний превышало число импульсов, которое должно быть зафиксировано. Такое использование счетчика называют режимом счета. Если число импульсов не ограничено, то счетчик будет работать в режиме деления их числа на коэффициент счета Ксч равный Ксч =2 n , где n — число триггеров. Через каждые 2 n импульсов он возвращается в начальное состояние и снова начинает счет.

1. По целевому назначению.

1.1. Простые (суммирующие, вычитающие).

1.2. Реверсивные – для работы в режиме сложения и вычитания.

2. По способу организации счета.

2.1. Асинхронные – сигнал от разряда к разряду, передается естественным путем в различные интервалы времени, в зависимости от сочетания входных сигналов.

2.2. Синхронные – сигналы от разряда к разряду, передаются принудительным путем с помощью тактовых сигналов.

3. По способу организации целей переноса между разрядами.

3.1. С последовательным переносом.

3.2. С параллельным.

3.3. С частично параллельным переносом.

4. По системе счисления (двоичные, десятичные, счетчики с основанием не≠ 2).

Асинхронный двоичный счетчик с последовательным переносом(суммирующий).

Рис. 4. Асинхронный двоичный счетчик с последовательным переносом (суммирующий)

Триггеры в схеме соединены последовательно. Прямой выход одного соединен со счетным входом следующего триггера, схема обнуляется установкой 0. В исходном состоянии на счетчике 0 0 0 0. На вход J-K подаются единицы. Первый входной сигнал хсч установит триггер (1) в состояние 1, все остальные останутся в состоянии 0. Второй входной сигнал установит первый триггер в состоянии 1, третий – 0, четвертый – 0.

Вычитающий счетчик

Рис. 5 Условное обозначение и таблица истинности вычитающего счетчика.

Рис. 6 Временная диаграмма вычитающего счетчика

В вычитающем счетчике поступление на вход очередного уровня лог.1 (очередного импульса) вызывает уменьшение хранившегося в счетчике числа на единицу.

Реверсивный счетчик

В реверсивных счетчиках предусматривается специальный переключательная схема для переключения со счетчика либо в режим сложения, либо в режим вычитания. В работе предусмотрены две цепи передачи переносов, одна из которых соответствует схеме суммирующего счетчика, другая — схеме вычитающего счетчика. Таким образом, счетчики, которые в процессе работы могут менять направление счета называются, реверсивными.

Читайте так же:
Пмк строй установка счетчиков

Реверсирования достигается тем, что в цепях меж разрядных связей производятся передачи либо сигнала переноса с прямых выходов Q, либо сигнала заема с инверсных выходов Q. Выбор знака операции «счет» определяется значениями сигналов на управляющих пиках «вычитания» или «суммирования». На входы D1 – D4 подается число, которым задается исходное состояние счетчика. Входы «+1» «-1» — раздельные входы, по которым счетчик складывает или вычитает. Выходы «1 – 4» — выходы Q. РП – перенос. В случае, когда счетчик досчитает до 15, на 16 импульс через выход единица переноса поступит на следующий разряд. В – выход заем.

Рис. 7 Реверсивный счетчик

Для счетных импульсов предусмотрены два входа: «+1» — на увеличение, «-1» — на уменьшение. Соответствующий вход (+1 или -1) подключается к входу С. Это можно сделать схемой ИЛИ, если вставить ее перед первым триггером (выход элемента к входу первого триггера, входы — к шинам +1 и -1). Непонятная картина между триггерами (DD2 и DD4) называется элементом И-ИЛИ. Этот элемент составлен из двух элементов И и одного элемента ИЛИ, объединенных в одном корпусе. Сначала входные сигналы на этом элементе логически перемножаются, потом результат логически складывается.

Счётчики. Асинхронные счётчики

Введение в цифровую схемотехнику

10. Счётчики. Асинхронные счётчики

Счетчики представляют собой более высокий, чем регистры, уровень сложности цифровых микросхем, имеющих внутреннюю память. Хотя в основе любого счетчика лежат те же самые триггеры, которые образуют и регистры, но в счетчиках триггеры соединены более сложными связями, в результате чего их функции — сложнее, и на их основе можно строить более сложные устройства, чем на регистрах. Точно так же, как и в случае регистров, внутренняя память счетчиков — оперативная, то есть ее содержимое сохраняется только до тех пор, пока включено питание схемы. С выключением питания память стирается, а при новом включении питания схемы содержимое памяти будет произвольным, случайным, зависящим только от конкретной микросхемы, то есть выходные сигналы счетчиков будут произвольными.

Работа 4-разрядного двоичного счетчика

Асинхронные счетчики строятся из простой цепочки JK-триггеров, каждый из которых работает в счетном режиме. Выходной сигнал каждого триггера служит входным сигналом для следующего триггера. Поэтому все разряды (выходы) асинхронного счетчика переключаются последовательно (отсюда название — последовательные счетчики), один за другим, начиная с младшего и кончая старшим. Каждый следующий разряд переключается с задержкой относительно предыдущего, то есть, вообще говоря, асинхронно, не одновременно с входным сигналом и с другими разрядами.

Асинхронные счетчики стандартных серий

Чем больше разрядов имеет счетчик, тем большее время ему требуется на полное переключение всех разрядов. Задержка переключения каждого разряда примерно равна задержке триггера, а полная задержка установления кода на выходе счетчика равна задержке одного разряда, умноженной на число разрядов счетчика. Легко заметить, что при периоде входного сигнала, меньшем полной задержки установления кода счетчика, правильный код на выходе счетчика просто не успеет установиться, поэтому такая ситуация не имеет смысла. Это накладывает жесткие ограничения на период (частоту) входного сигнала, причем увеличение, к примеру, вдвое количества разрядов счетчика автоматически уменьшает вдвое предельно допустимую частоту входного сигнала.

Временная диаграмма работы 4-разрядного асинхронного счетчика

Основное применение асинхронных счетчиков состоит в построении всевозможных делителей частоты, то есть устройств, выдающих выходной сигнал с частотой, в несколько раз меньшей, чем частота входного сигнала. В данном случае нас интересует не выходной код счетчика, то есть не все его разряды одновременно, а только один разряд, поэтому взаимные задержки отдельных разрядов не играют роли, полная задержка переключения счетчика не имеет значения. Простейший пример делителя частоты на два — это триггер в счетном режиме или счетчик, выходным сигналом которого является выход первого, младшего разряда 1.

Читайте так же:
Установка счетчиков по уралмашу

При построении делителей частоты иногда важна не только частота выходного сигнала, но и его форма, его скважность, то есть отношение периода следования импульсов к длительности этих импульсов. В таких случаях чаще всего требуется меандр — цифровой сигнал со скважностью, равной двум (длительность импульсов равна длительности паузы между ними). Получить меандр из любого сигнала довольно просто: надо использовать дополнительный делитель частоты на 2, правда, при этом частота выходного сигнала уменьшится еще вдвое.

В делителе использован счетчик ИЕ2, у которого одноразрядный внутренний счетчик включен после трехразрядного внутреннего счетчика. Трехразрядный счетчик делит частоту входного сигнала на 5, но выходные импульсы имеют скважность, не равную двум (она равна 5). Одноразрядный счетчик делит частоту еще вдвое и одновременно формирует меандр. Задержки переключения разрядов счетчика относительно друг друга на рисунке не показаны (применяем первый уровень представления, логическую модель).

Делитель частоты на 10, выдающий меандр

Иногда возникает задача деления частоты входного сигнала в произвольное число раз (не в 10 и не в 2 n , что легко обеспечивается самой структурой стандартных счетчиков). В этом случае можно организовать сброс счетчика при достижении им требуемого кода путем введения обратных связей. Например, на рис. показан простейший делитель частоты на 9 на основе счетчика ИЕ5. При достижении его выходным кодом значения 9 (то есть 1001) счетчик автоматически сбрасывается в нуль по входам R1 и R2, и счет начинается снова. В результате частота выходного сигнала в 9 раз меньше частоты входного сигнала. При этом скважность выходного сигнала не равна двум. Временная диаграмма показана на рисунке для первого уровня представления (без учета временных задержек).

Делитель частоты на 9 с обратными связями

Если в числе, на которое надо делить частоту, больше двух единиц (например, 15, то есть 1111, или 13, то есть 1101), то для формирования сигнала сброса надо использовать элементы 2И, 3И или 4И, чтобы объединить все выходы, равные единице. В результате можно построить делитель входной частоты в любое число раз от 2 до 2N, где N — число разрядов используемого счетчика. Правда, при организации обратных связей надо учитывать ограничение на быстродействие счетчика. Все разряды, используемые для обратной связи, должны успеть переключиться за один период входного сигнала. Скважность выходного сигнала может принимать в данном случае самые разные значения, например, выходной сигнал может представлять собой очень короткие импульсы.

Временная диаграмма счетчика по модулю 16

Исследование работы счетчиков

Цель работы: изучить принцип работы счетчиков.

Ход работы

Почти каждая сложная цифровая система содержит несколько счетчиков. Назначение счетчика очевидно: это подсчет числа некоторых событий или временных интервалов, либо упорядочение событий в хронологической последовательности. Кроме того, счетчики могут выполнять и не столь очевидные функции: их, например, можно использовать для адресации, в качестве делителей частоты и элементов памяти. Цифровую схему, выполняющую функцию счета, можно собрать из триггеров.

Счетчики со сквозным переносом

Процедуры двоичного и десятичного счета иллюстрируются в таблице на рисунке. Используя только 4 двоичных разряда (D,C,B и А), мы можем считать от 0000 до 1111 (от 0 до 15 в десятичной системе). Столбец А таблицы соответ­ствует двоичному разряду единиц или самой младшей зна­чащей цифре. Обычно используется термин «самый млад­ший разряд» (СМР). Столбец D соответствует двоичному разряду восьмерок или старшей значащей цифре. Обычно используется термин «самый старшин разряд» (ССР). В столбце единиц цифры изменяются на­иболее часто. Если нам нужен счетчик, который считает от 0000 до 1111 (в двоичной системе), у него должно быть 16 раз­личных выходных состояний. Такой счетчик называется счетчиком по модулю 16. Модульсчетчика-это число раз­личных состояний, через которые проходит счетчик в про­цессе одного полного цикла счета.

Читайте так же:
Сколько дней осталось до даты счетчик

Логическая схема счетчика по модулю 16

Функциональная схема счетчика по модулю 16, соста­влена из четырех JK-триггеров. Каждый JK-триггер работает в режиме переключения (J=К=1). Пусть в начальный момент состояния выходов счетчика соответствуют двоичному числу 0000 (счетчик очи­щен). При поступлении тактового импульса 1 на синхрони­зирующий вход (CLK) триггера Т1 этот триггер переклю­чается (при прохождении среза импульса) и на индикаторе появляется двоичное число 0001. Тактовый импульс 2 воз­вращает триггер Т1 в исходное состояние 0 (Q = 0), что в свою очередь приводит к переключению триггера Т2 в о стояние 1 (Q=1). На индикаторе появляется число 0010. Счет продолжается: срез сигнала на выходе каждого триггера запускает следующий триггер. Возвращаясь к таблице, мы видим, что цифры (1 или 0) в столбце А (единиц) изменяются на каждом этапе счета. Другими словами, триггер Т 1 переключается с приходом каждого но­вого тактового импульса. Как видно из столбца В, триггер Т2 переключается в 2 раза реже триггера Т1. Вообще каждый более старший разряд в таблице «пере­ключается» в 2 раза реже предыдущего.

Счетная последовательность для счетчика по модулю 16

Двоичный счетДесятичный счет
DCBA
11
12
113
14
115
116
1117
18
119
1110
11111
1112
11113
11114
111115

Работу счетчика по модулю 16 в процессе счета до 10 (двоичное число 1010) иллюстрируют временные диа­граммы. Синхронизирующему входу соответ­ствует самая верхняя диаграмма. Диаграммы для выходов Q триггеров TI, Т2, ТЗ, Т4 приведены ниже. Под диаграм­мами указаны двоичные числа, соответствующие раз­личным состояниям счетчика. Обратим особое внимание на вертикальные линии. Они показывают, что тактовые импульсы запускают только триггер Т1, триггер TI запускает триггер Т2, триггер Т2 запускает триггер ТЗ и г.д. Поскольку каждый триггер воздействует только на один (следующий за ним) триггер, то для переключения всех триггеров необходимо некоторое время. Например в точке а на импульсе 8 тактовый импульс запускает триггер Т1, вызывая его переключение в состояние 0. Это в свою очередь приводит к переключению триггера Т2 из состояния 1 в состояние 0. Затем точно так же переклю­чается триггер ТЗ. В момент установки на выходе Q тригге­ра ТЗ уровня логического 0 запускается триггер Т4, который переключается из состояния 0 в состояние I. Мы видим, что изменение состояний последовательно («насквозь») распространяется по цепочке триггеров. Поэтому рассматриваемый счетчик называют счетчиком со сквозным переносом.

Временная диаграмма счетчика по модулю 16

Данный счетчик можно назвать не только счетчиком со сквозным переносом, но и счетчиком по модулю 16, 4-разрядным счетчиком или асинхронным счетчиком. Каждое из названий характеризует рассматриваемую схему с какой-то одной стороны. Определения «со сквозным переносом» и «асинхронный» говорят о том, что запуск триггеров в счетчике осуществляется не в одно и го же время. Название «счетчик по модулю 16» отражает число различных состояний, «проходимых» счетчиком и одни полный цикл счета. Определение «4-разрядный» указывает число двоичных разрядов на выходе счетчика.

Задания для самопроверки

1. На рисунке показана схема 2-разрядного асинхронного счетчика;

2. На рисунке показана схема асинхронного счетчика по модулю 4;

3. Каждый JK-триггер в схеме счетчика на рисунке работает в

режиме переключения, так как на входах J и К действует высокий уровень сигнала.

4. На индикаторе (двоичном входе счетчика) после каждого из 6 входных импульсов показанных на рисунке мы увидим: импульс

Читайте так же:
Четырехразрядный двоичный счетчик принцип работы

Вывод: В данной лабораторной работе я изучила принцип работы счетчиков со сквозным переносом.

Цифровой сигнал, системы счисления

Алгебра логики, логические элементы, структурные уравнения, минимизация

Двоичная арифметика. Арифметические устройства

Базовые ячейки интегральных микросхем

Раздел 1 Цифровой сигнал, системы счисления
1.1 Дайте определение следующим понятиям

  • Аналоговый сигнал
  • Цифровой сигнал
    • Чем отличается положительная логика от отрицательной?
    • Изобразите цифровой сигнал в виде непрерывной последовательности прямоугольных импульсов. Укажите высокий и низкий логические уровни. Отметьте логические нули и единицы.
    • Какому уровню аналогового сигнала соответствует логический «0» для микросхем серии ТТЛ?
    • Какому уровню аналогового сигнала соответствует логическая «1» для микросхем серии ТТЛ?
    • В чём причина широкого распространения цифровых электронных схем?
    • Что такое бит и байт?
    • Назовите основные системы счисления. Для чего используется та или иная система счисления?
    • Каково название десятичного числа 1001? Назовите словами число 1001.
    • Преобразуйте следующие двоичные числа в десятичные: 0001, 0100, 0101,1011, 1000, 1111.
    • Преобразуйте следующие десятичные числа в двоичные: 0,1, 18, 25, 32, 64, 69, 128.
    • Запишите десятичные числа от 0 до 15 в двоичной системе.
    • Сколько битов и байтов содержит выраженное в двоичном коде десятичное число 13?
    • Преобразуйте следующие шестнадцатеричные числа в двоичные: 8А, В7, 6С, FF.
    • Преобразуйте следующие двоичные числа в шестнадцатеричные: 01011110, 00011111, 11011011, 00110000.
    • Преобразуйте следующие десятичные числа в двоичные числа через шестнадцатеричную систему: 355, 838, 2450.

Раздел 2 Алгебра логики, логические элементы, структурные уравнения, минимизация

    • Перечислите основные логические операции и элементы их осуществляющие.
    • Какие существуют способы задания логической функции?
    • Нарисуйте условно-графическое обозначение (УГО) следующих логических элементов, используя для входов обозначения А, В, С, D, а для выхода Y: а) «И» с двумя входами

б) «ИЛИ» с тремя входами
в) инвертор («НЕ»)
г) исключающее «ИЛИ» с тремя входами
д) «И-НЕ» с четырьмя входами
е) «ИЛИ-НЕ» с двумя входами

    • Какой из логических элементов можно назвать элементом типа «всё или ничего»?
    • Какой из логических элементов можно назвать элементом типа «что-нибудь, но не всё»?
    • Какой из логических элементов можно назвать элементом типа «что-нибудь или всё»?
    • Как, имея четыре двухвходовые элемента «И», получить логический элемент «И» с пятью входами?
    • Если иметь элементы «И» и инвертор как получить схему «И-НЕ»?
    • Если иметь элементы «ИЛИ» и инвертор как получить схему «ИЛИ-НЕ»?
    • Аналогично какому элементу работает схема с последовательно соединенными ключами?
    • Аналогично какому элементу работает схема с параллельно соединенными ключами?
    • Напишите булево выражение для каждого двухвходового логического элемента: «И», «И-НЕ», «ИЛИ-НЕ», «ИЛИ», исключающее «ИЛИ».
    • Составьте таблицы истинности для трёхвходовых элементов: «И», «И-НЕ», «ИЛИ-НЕ», «ИЛИ», исключающее «ИЛИ».
    • Какой логический элемент имеет один вход и один выход?
    • Покажите, что логическая ячейка «И-НЕ» является универсальной, т.е. имея только эти ячейки можно выполнить все логические функции. Для этого используйте булевы выражения и начертите логические схемы.
    • Какие булевы уравнения называются уравнениями, заданными в конъюнктивной форме?
    • Укажите уровни на выходах логических элементов, при указанных уровнях на входах рис 2.1.


Рис. 2.1 логическая схема задачи 2.17

    • Укажите уровни на выходах логических элементов, при указанных уровнях на входах рис.2.2.

Рис. 2.2 логическая схема задачи 2.18

    • Изобразите временные диаграммы логических уровней рис. 2.3б в точках 1,2,3, схемы показанной на рисунке 2.3 а.

Рис. 2.3а Логическая схема, б временные диаграммы
Решение:

2.20 Изобразите временные диаграммы логических уровней в точках 1,2,3, схемы показанной на рисунке 2.4а, б, в.
а

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector