Sfera-perm.ru

Сфера Пермь
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Какова задержка срабатывания синхронного счетчика

Лабораторная работа № 6.

Исследование счетчиков.

Цель работы : изучение построения и функционирования схем асинхронных и синхронных счетчиков. Сравнительный анализ асинхронных и синхронных счетчиков.

В работе предлагаются для изучения схемы двоичных трехразрядных счетчиков: суммирующего синхронного, вычитающего асинхронного и реверсивного синхронного. По диаграммам работы сравниваются задержки установки состояния счетчиков. Реверсивный счетчик проектируется для работы в кристалле Cyclone EP 1 C 6 T144C8 .

Порядок выполнения работы.

  1. Открыть новый проект, в графическом редакторе изобразить схему двоичного синхронного 4-разрядного счетчика на JK -триггерах. Сохранить файл и установить его старшим в иерархии. Откомпилировать файл.
  2. Построить временные диаграммы работы счетчика, задав интервал синхроимпульсов 20нс . Сохраненный временной(. vwf ) файл не хранится по умолчанию в корзине симулятора, поэтому симуляция должна следовать по пути: Processing – Simulator Tool – через поиск … находите необходимый файл – Start . По окончании симуляции нажмите Report и проанализируйте результат.
  3. Измерить и записать задержку срабатывания.
  4. В графическом редакторе открыть новый файл, изобразить схему двоичного асинхронного 4-разрядного вычитающего счетчика на JK -триггерах. Сохранить файл, установить его старшим в иерархии и откомпилировать.
  5. По методике, изложенной в п.2 построить временные диаграммы работы счетчика, задав интервал синхроимпульсов 20нс.
  6. Измерить и записать задержку срабатывания. Сравнить задержки для синхронного и асинхронного счетчиков.
  7. Открыть новый файл, построить схему 4-разрядного синхронного реверсивного счетчика. Сохранить файл, установить его старшим в иерархии и откомпилировать
  8. Построить временные диаграммы работы счетчика. Тактовая частота аналогична первому варианту, интервал реверса – 650нс.
  9. Измерить и записать задержку срабатывания.
  10. Создать библиотечный модуль реверсивного счетчика.
  11. Из папки материалы, пользуясь методикой, описанной в п. лабораторной работы №3 записать в свой проект 3 файла antiring , multiplexor и decoder и создать для каждого библиотечный модуль. В новом файле графического редактора объединить модули счетчика с вновь созданными модулями периферийных устройств. Синхросигнал завести от кнопки через модуль antiring , выходы счетчика соединить со входами data 0[..] модуля multiplexor , вход clk модуля multiplexor обозначить теми же буквами, что записаны в примитиве input для входа clock модуля antiring . Выходы columns модуля multiplexor поименовать col [3..0], отдельно вывести output , назвав его col [0]. В таблице изменить WIDTH на 4 , выходы данных модуля multiplexor связать со входами данных модуля decoder . Выходы модуля decoder вывести через output . Реверс установить от любого тумблера через input . Сохранить файл, установить его старшим в иерархии и откомпилировать.
  12. Произвести разводку в кристалл для полученного проекта. Контакты кнопки – pin 59, 60 .
  13. Запрограммировать кристалл и убедиться в правильности работы схемы.

Отчёт должен содержать: схемы счётчиков, диаграммы сигналов и задержки срабатывания.

Какова задержка срабатывания синхронного счетчика

Поиск по сайту

Счётчики

Соединив последовательно несколько триггерных схем — делителей частоты на два, получим простейший многоразрядный двоичный делитель. Более общее название для делителей частоты — счетчики. Коэффициент деления счетчика, состоящего из n-триггеров типа Т, составляет 2n; здесь n — число двоичных разрядов счетчика. В настоящее время используется много вариантов счетных схем: асинхронные и синхронные; двоичные и десятичные; однонаправленные, только с увеличением счета, и двунаправленные, счет в которых может увеличиваться или уменьшаться (такие счетчики называют реверсивными). Коэффициент деления счетчика может быть либо постоянным, либо переключаемым.

Основой любой из этих схем служит линейка из нескольких триггеров. Рассмотренные варианты счетчиков различаются схемой управления этими триггерами. Между триггерами добавляются логические связи, назначение которых — запретить прохождение в цикле счета лишним импульсам, К примеру, четырехтриггерный счетчик может делить исходную частоту на 16, так как 2 4 = 16. Получим минимальный выходной код 0000, а максимальный 1111. Чтобы построить счетчик-делитель на 10, трех триггеров недостаточно (10 2 3 ), поэтому десятичный счетчик содержит в своей основе четыре триггера, но имеет обратные связи, останавливающие счет при коде 9 = 1001.

Таким обазом, удобно выпускать четырехтриггерные счетчики в двух вариантах: двоичном и десятичном. Примеры таких микросхем — пары: ИЕ6 и ИЕ7, ИЕ16 и ИЕ17. Расширять функции счетчиков можно; видоизменяя их цепи управления. Первоначально счетчики были асинхронными. В асинхронном режиме предыдущий триггер вырабатывает для последующего тактовые импульсы. Такие счетчики иногда называют счетчиками пульсаций.

Читайте так же:
Тахометрические счетчики принцип действия

В синхронном счетчике все триггеры получают тактовый импульс одновременно, поскольку тактовые входы их соединяются параллельно. Поэтому Триггеры переключатся практически одновременно. В счетчике пульсаций каждый триггер, вносит в процесс счета определенную задержку, поэтому младшие разряды результирующего кода появляются на выходах триггеров неодновременно, т. е. несинхронно с соответствующим тактовым импульсом. Например, для четырехразрядного счетчика пульсаций выходной параллельный код 1111 появится на выходах триггеров уже после того, как поступит шестнадцатый тактовый импульс, кроме того, эти четыре единицы сформируются неодновременно.

Синхронная схема значительно сложнее асинхронной. На ее выходах данные от каждого разряда появляются одновременно и строго синхронно с последним входным импульсом. В синхронный счетчик разрешается синхронная (с тактовым импульсом) параллельная (в каждый триггер) загрузка начальных данных. Триггерная линейка синхронного счетчика снабжается специальным шифратором, который называется схемой ускоренного переноса (СУП).

Внутренние логические элементы управления, которыми часто снабжаются счетчики, позволяют сделать процесс счета реверсивным. Согласно команде, подаваемой на вход управления счетом больше/ меньше , можно либо, увеличивать либо уменьшать на единицу содержимое счетчика при каждом очередном тактовом импульсе. У некоторых счетчиков тактовые входы на увеличение и на уменьшение отдельные.

Сброс данных счетчика, чтобы на всех выходах установился нулевой код, у одних схем асинхронный R, у других синхронный SR, происходит одновременно е приходом тактового импульса. Имеются счетчики с переменным коэффициентом деления. Устанавливаемый коэффициент деления зависит от кода, набранного на входах управления.

Рассмотрим микросхемы КМОП среднего уровня интеграции, необходимых для счета импульсов и деления частот. Счетчики-делители составляют несколько групп. Например, счетчики ИЕ3 ИЕ5 предназначены для построения схем электронных секундомеров, часов, таймеров. Их можно использовать, например, для обслуживания индикаторов цифровых мультиметров, термометров. Счетчики ИЕ8 и ИЕ9 имеют дешифрованные выходы (10 и 8 соответственно). Счетчики ИЕ11 и ИЕ14 однотипные четырехразрядные, реверсивные. Разнообразные возможности деления частот открывает применение счетчиков выполненых на микросхемах КМОП: ИЕ2, ИЕ10, ИЕ16 и ИЕ19. Имеются счетчики асинхронные, синхронные, разрядные и даже 14-разрядный — ИЕ16.

Асинхронный и синхронный сброс: Методы проектирования — часть вторая (раздел 4)

Дата: 21.05.2021 10:13

Оглавление

*О найденных опечатках и замечаниях просим сообщить admin@fpga-systems.ru

Доступно в PDF

Аннотация

1.0 Введение

2.0 Предназначение сброса

3.0 Общие примечания по стилю кодирования триггеров

4.0 Синхронный сброс

По мере проведения исследований для этой статьи был собран и рассмотрен сборник статей ESNUG и SOLV-IT. Около 80% собранных статей были посвящены вопросам синхронного сброса. Во многих статьях из SNUG утверждалось что-то вроде: “Мы все знаем, что лучший способ выполнить сброс в ASIC – это строго использовать синхронные сбросы”, или, возможно, “асинхронные сбросы плохи, и их следует избегать”. Тем не менее, было представлено мало доказательств, подтверждающих эти заявления. Использование синхронных или асинхронных сбросов имеет как преимущества, так и недостатки. Дизайнер / разработчик должен использовать подход, соответствующий определенному дизайну / проекту.

Синхронные сбросы основаны на предположении, что сигнал сброса будет влиять на состояние триггера (сбрасывать его) только при активном фронте тактового сигнала. Сброс может быть применен к триггеру как часть комбинационной логики, формирующей сигнал на D-входе триггера. Если это так, то стиль кодирования для описания сброса должен быть описан с помощью приоритетного if/else со сбросом в условии if и всей другой комбинационной логикой в ветке else. Если этот стиль не соблюдается строго, могут возникнуть две возможные проблемы. Во-первых, в некоторых симуляторах, основанных на логических уравнениях, логика может блокировать сброс и он не достигнет триггера. Однако, это проблема моделирования, а не аппаратная проблема, но помните, что одна из главных целей сброса – привести ASIC в известное состояние для выполнения моделирования. Во-вторых, сброс может “запаздывать” относительно тактового сигнала из-за высокого ветвления цепей сброса. Даже если сброс будет буферизован с помощью специального буфера (буфера сброса), разумно ограничить объем логики, которая должна быть сброшена. Этот стиль описания синхронного сброса можно использовать с любой логикой или библиотекой. В примере 3 показана реализация синхронного сброса как части счетчика с загрузкой данных с функцией переноса (carry out).

Читайте так же:
Как считать водоотведение если счетчик один

Пример 3a — Код Verilog-2001 для загружаемого счетчика с синхронным сбросом (git)

Пример 3б — код VHDL для загружаемого счетчика с синхронным сбросом (git)

Рисунок 3 — Загружаемый счетчик с синхронным сбросом

4.1 Стиль кодирования и пример схемы

Код Verilog в примере 4a и код VHDL в примере 4б показывают правильный способ описания триггеров с синхронным сбросом. Обратите внимание, что сброс не является частью списка чувствительности. Для Verilog исключение сброса из списка чувствительности – это то, что делает сброс синхронным. Для VHDL удаление сброса из списка чувствительности и проверка сброса после оператора “if clk’event и clk =» 1” делает сброс синхронным. Также обратите внимание, что сброс имеет приоритет над любым другим присвоением при использовании стиля кодирования «if-else.

Пример 4 a — Правильный способ описания триггера с синхронным сбросом на Verilog‑2001 (git)

Пример 4б — Правильный способ описания триггера с синхронным сбросом на VHDL (git)

Одна из проблем с синхронными сбросами заключается в том, что синтезатор не может просто взять и отличить сигнал сброса от любого другого сигнала данных. Рассмотрим код из примера 3, который приводит к схеме на рис. 3. В качестве альтернативы синтезатор мог бы создать схему, показанную на рис. 4.

Рисунок 4 — Альтернативная схема загружаемого счетчика с синхронным сбросом

Эта схема функционально идентична схеме на рисунке 3. Единственная разница заключается в том, что элементы «И» сброса находятся вне мультиплексора. Теперь рассмотрим, что происходит в начале моделирования на уровне логических элементов. Оба входа мультиплексора могут быть принудительно установлены в 0 при удержании rst_n в низком уровне, однако, если значение сигнала ld неизвестно (X), а модель мультиплексора пессимистична 1 , то триггеры останутся в неизвестном состоянии (X), а не будут сброшены. Обратите внимание, что это проблема возникает только во время моделирования! Фактическая схема будет работать правильно и сбросит триггеры в 0.

1. Прим. пер.: подробнее про X-пессимизм:

Synopsys предоставляет директиву компилятора sync_set_reset, которая сообщает синтезатору, что данный сигнал является синхронным сбросом (или сигналом установки (set)). Синтезатор “подтянет” этот сигнал как можно ближе к триггеру, чтобы предотвратить возникновение этой проблемы. Директива может быть использована путем добавления следующей строки где-то внутри модуля:

// synopsys sync_set_reset «rst_n»

В общем, мы рекомендуем использовать атрибуты и директивы Synopsys только тогда, когда они необходимы и имеют значение; однако директива sync_set_reset не влияет на логическое поведение проекта, она влияет только на его функциональную реализацию. Опытный инженер предпочел бы избежать повторного синтеза на поздней стадии разработки проект и добавил бы директиву sync_set_reset ко всему RTL-коду на ранней стадии. Поскольку объявление ранее упомянутой директивы требуется только один раз, рекомендуется добавлять ее в каждый модуль с синхронными сбросами.

В качестве альтернативы решение можно использовать переменную синтеза hdlin_ff_always_sync_set_reset, значение которой следует установить в true, что даст тот же результат, не требуя вставки каких-либо директив в самом коде.

Несколько лет назад другой участник SNUG рекомендовал добавить переменную compile_preserve_sync_resets =» «true» [15]. Хотя эта переменная могла быть полезна несколько лет назад, она была удалена Synopsys, начиная с версии 3.4 b [38].

4.2 Преимущества синхронного сброса

Логика синхронного сброса будет синтезироваться в более компактные триггеры, особенно если сброс совмещается с логикой, генерирующей D-вход. Но в таком случае увеличивается число комбинационных логических элементов, поэтому общая экономия может быть не столь значительной. Однако, если дизайн микросхемы достаточно плотный, то экономия площади в один или два логических вентиля на триггер может повлиять на возможность размещения ASIC на подложке. Однако, при современных технологических нормах и больших размерах подложки экономия одного или двух логических вентилей на триггер, как правило, не играет важной роли и не будет существенным фактором того, уместится ли дизайн на подложке.

Использование синхронных сбросов обычно гарантирует, что схема на 100% синхронна.

Читайте так же:
Как правильно должны быть установлены счетчики

Использование синхронных сбросов гарантирует, что сброс может произойти только на активном фронте тактового сигнала. Тактовый сигнал работает как фильтр при небольших глитчах сброса; однако, если эти сбои происходят вблизи активного фронта тактового сигнала, триггер может перейти в метастабильное состояние. Такое поведение ничем не отличается от любого другого ввода данных в триггер; любой сигнал, нарушающий требования по времени установления (setup), может привести к метастабильности.

В некоторых проектах сброс должен быть вызван набором внутренних условий. Для таких проектов рекомендуется использование синхронного сброса, поскольку он будет фильтровать глитчи, вызванные логикой формирования сброса (прим. пер. эффектом гонок в комбинационных схемах) между тактовыми сигналами

Согласно Руководству по методологии повторного использования (Reuse Methodology Manual — RMM)[32], с синхронными сбросами может быть проще работать при использовании симуляторов на основе циклов. По этой причине синхронные сбросы рекомендуются в разделе 3.2.4 (2-е издание, раздел 3.2.3 в 1-м издании) RMM. Мы считаем, что использование асинхронных сбросов с хорошим стилем кодирования тестбенчей, где сброс изменяется только на фронтах тактовых импульсов, устраняет любые преимущества в простоте моделирования или скорости, приписываемые синхронным сбросам RMM. Примечание: сомнительно, что стиль сброса имеет большое значение, как в легкости, так и в скорости моделирования.

4.2 Недостатки синхронного сброса

Не все библиотеки ASIC имеют триггеры со встроенными синхронными сбросами. Однако, поскольку синхронный сброс – это просто еще один вход данных, вам действительно не нужен специальный триггер. Логика сброса может быть легко синтезирована вне самого триггера.

Для синхронных сбросов может потребоваться «удлинитель» импульсов, чтобы гарантировать достаточную длительность импульса сброса для обеспечения его наличия во время активного фронта тактового сигнала [16]. Это вопрос, который важно учитывать при работе с несколькими тактовыми доменами. Можно использовать небольшой счетчик, который будет обеспечивать достаточную длительность сигнала сброса.

Дизайнер должен уметь работать с проблемами симулятора. Потенциальная проблема существует, если сброс генерируется комбинационной логикой в ASIC или если сброс должен проходить через множество уровней локальной комбинационной логики. Во время моделирования, в зависимости от того, как генерируется сброс или как данные подаются на функциональный блок, сброс может быть замаскирован неопределенным состоянием X. Большое количество SNUG статей посвящено этому вопросу. Большинство симуляторов не смогут разрешить некоторые условия X-логики и, следовательно, заблокируют синхронный сброс [7] [8] [9] [10] [11] [12] [13] [14] [15] [34]. Обратите внимание, что это также может быть проблемой и с асинхронными сбросами. Проблема не столько в том, какой тип сброса вы используете, сколько в том, легко ли сигнал сброса управляется внешним выводом.

По своей природе синхронный сброс требует тактового сигнала для сброса схемы. Для одних проектов использование синхронного сброса является приемлемым, но для некоторых дизайнов может стать большой проблемой. Например, если у вас есть схема управления тактовой частотой, позволяющей включать и отключать тактовый сигнал для экономии энергопотребления (прим. пер. т.н. gated clock или clock gating), тактовый сигнал может быть отключен одновременно со сбросом. В этой ситуации будет работать только асинхронный сброс.

Требование к наличию тактового сигнала для осуществления сброса, является существенным, если ASIC/FPGA имеет внутреннюю tristate шину. Чтобы предотвратить конфликт на внутренней шине tristate при включении микросхемы, микросхема должна иметь асинхронный сброс питания (см. рис. 5). Можно использовать синхронный сброс, однако вы должны напрямую перевести сигнал разрешения tristate (сигнал ое) в неактивное состояние с помощью сигнала сброса (см. рис. 6). Этот синхронный метод имеет преимущество при более простом временном анализе для пути reset-to-HiZ.

Рисунок 5 – Асинхронный сброс для сигнала разрешения выхода

Рисунок 6 – Синхронный сброс для сигнала разрешения выхода

ElectronicsBlog

Обучающие статьи по электронике

Микросхемы счётчики

Всем доброго времени суток! Сегодня буду рассказывать про счётчики, но не электрические или газовые, а про цифровые микросхемы счётчики. Счётчики являются, как и регистры, производными от триггеров, но в отличие от микросхем регистров, в микросхемах счётчиках связи между триггерами значительно сложнее и в результате функционал их больше, чем регистров.

Читайте так же:
Расхождение с общим счетчиком

Для сборки радиоэлектронного устройства можно преобрески DIY KIT набор по ссылке.

Из самого названия данного типа цифровых микросхем понятно, что они занимаются подсчётом импульсов пришедших на их входы. То есть каждый пришедший импульс на вход счётчика увеличивает или уменьшает двоичный код на его выходах. Счётчики могут работать в различных режимах, которые определяется связями внутренних триггеров. Режим, в котором идёт увеличение выходного кода, называют режимом прямого счёта, а если идёт уменьшение выходного кода, то это режим обратного или инверсного счёта. Счётчики предназначены также для преобразования из двоичной системы счисления в десятичную систему, но существуют и другие типы счётчиков, например счётчики-делители, у которых на выходе частота импульсов в некоторое количество раз меньше частоты входных импульсов. Для микросхем счётчиков в стандартных сериях существует специальный суффикс ИЕ, например К555ИЕ19, К155ИЕ2.

Все типы счётчиков можно разделить на три основные группы, которые различаются быстродействием:

  • асинхронные (или последовательные) счётчики;
  • синхронные счётчики с асинхронным переносом (или параллельные счётчики с последовательным переносом);
  • синхронные (или параллельные) счётчики.

Асинхронные счётчики

Данные типы счётчиков состоят из цепочёк JK-триггеров, которые работают в счётном режиме, когда выход предыдущего триггера служит входом для следующего. В такой схеме триггеры включаются последовательно, а, следовательно, и выходы счётчика также переключаются последовательно, один за другим (отсюда второе название асинхронных счётчиков – последовательные счётчики). Так как переключение разрядов происходит с некоторой задержкой, поэтому и сигналы на выходах счётчика появляются не одновременно с входным сигналом и между собой, то есть асинхронно.

Микросхемы асинхронных счётчиков применяются не очень часто, в качестве примера можно привести микросхемы типа ИЕ2 (четырёхразрядный двоично-десятичный счётчик), ИЕ5 (четырёх разрядный двоичный счётчик) и ИЕ19 (сдвоенный четырёхразрядный счётчик).


Асинхронные счётчики: слева направо ИЕ2, ИЕ5, ИЕ19.

Данные типы счётчиков имеют входы сброса в нуль (вход R), вход установки в 9 (вход S у ИЕ2), счётный или тактовый вход (вход С) и выходы, которые могут обозначаться как номера разрядов (0, 1, 2, 4) или как вес каждого разряда (1, 2, 4, 8).

Микросхема К555ИЕ2 относится к двоично-десятичным счётчикам, то есть счёт у неё идет от 1 до 9, а потом выводы обнуляются и счёт идёт сначала. Внутренне данный счётчик состоит из четырёх триггеров, которые разделены на две группы: один триггер (вход С1, выход 1) и три триггера (вход С2, выходы 2, 4, 8). Такая внутренняя организация позволяет значительно расширить применение данного типа микросхемы, например данную микросхему можно использовать в качестве делителя на 2, на 5 или на 10. Счётчик ИЕ2 имеет два входа для сброса в нуль объединенных по И, а так же два входа для установки в 9 тоже объединённых по И.

Для реализации счёта необходимо сбросить счётчик подачей на входы R высокого логического уровня, а на один из входов S сигнал низкого уровня. В таком режиме счётчик будет «обнулён» и последовательный счёт заблокирован. Чтобы восстановить функцию счета необходимо установить на входы R низкий уровень сигнала.

Для организации делителя на 2 необходимо подавать сигнал на С1, а снимать с выхода 1; делитель на 5 подавать сигнал на С2, а снимать с выхода 8; делитель на 10 выход 8 соединяют с С1, сигнал подают на С2, а снимают с выхода 1.

Микросхема К555ИЕ5 представляет собой двоичный счётчик, в отличие от ИЕ2 считает до 16 и сбрасывается в нуль. Также как и ИЕ2 состоит из двух групп триггеров со входами С1 и С2, а выходы 1 и 2,4,8. В отличии от ИЕ2 имеет только два входа сброса в нуль, а входов установки нет.

Микросхема К555ИЕ19 практически идентична двум микросхемам К555ИЕ5 и представляет собой два чётырёхразрядных двоичных счётчика, каждый счётчик имеет свой счётный вход С и вход сброса R. Если объединить выход 8 первого счётчика и вход С второго счётчика, то можно получить восьмиразрядный двоичный счётчик.

Синхронные счётчики с асинхронным переносом

Синхронные счётчики в отличие от асинхронных переключение разрядов идёт без задержки, то есть параллельно. Эта параллельность достигается за счёт более сложной внутренней связи между триггерами. Но также это привело к тому, что управлять данными счётчиками несколько сложнее, чем асинхронными. Зато возможностей у синхронных счётчиков значительно больше. Для увеличения разрядности синхронных счётчиков в данных типах счётчиков используется специальные выходы. От принципа формирования сигнала на этих выходах синхронные счётчики делятся на счётчики с асинхронным (последовательным) переносом и счётчики с синхронным (параллельным) переносом.

Читайте так же:
Тарифы при двухзонном счетчике

Основная суть работы синхронных счётчиков с асинхронным переносом заключается в следующем: переключение разрядов осуществляется одновременно, а сигнал переноса вырабатывается с некоторой задержкой. Быстродействие данных счётчиков выше, чем асинхронных, но ниже чем чисто синхронных. Типичными представителями синхронных счётчиков с асинхронным переносом являются микросхемы К555ИЕ6 и К555ИЕ7.


Синхронные счётчики с асинхронным переносом: слева направо ИЕ6, ИЕ7.

Микросхемы ИЕ6 и ИЕ7 полностью одинаковы различие заключается в том, что ИЕ6 является двоично-десятичным счётчиком, а ИЕ7 – полностью двоичным. Данные счётчики являются реверсивными, то есть могут работать как на увеличения числа, так и на уменьшение, для этого они имеют счётные входы: +1 (увеличение по положительному фронту) и -1 (уменьшение по положительному фронту). Для выхода сигнала переноса при прямом счёте используется выход CR, а при обратном счёте вывод BR. Вход R является входом обнуления счётчика. Также есть возможность предварительной установки выходного кода параллельным переносом с входов D1, D2, D4, D8 при низком логическом уровне на входе WR.

После сброса счётчик начинает считать с нуля, либо с числа, которое установлено параллельным переносом. Двоично-десятичный счётчик считает до десяти, потом обнуляется и вырабатывает сигнал переноса на выходе CR или BR при обратном счёте. Двоичный счётчик же считает до 15 и происходит обнуление.

Синхронные счётчики с асинхронным переносом нашли более широкое применение, чем асинхронные счётчики: делители частоты, подсчёт импульсов, измерение интервалов времени, формировать последовательности импульсов и другое.

Синхронные счётчики

Данные типы счётчиков являются наиболее быстродействующими, однако это обуславливает самое сложное управление среди всех типов счётчиков. Одной из особенностей синхронных счётчиков является то, что сигнал переноса вырабатывается тогда, когда все выходы счётчика устанавливаются в единицу (при прямом счёте) или в нуль (при обратном). Также при включении нескольких счётчиков для увеличения разрядности, тактовые входы С объединяются, а сигнал переноса подается на вход разрешения счёта каждого последующего счётчика.

В серии микросхем входят несколько типов синхронных счётчиков, которые различаются способом счёта (двоичные или двоично-десятичные, реверсивные или нереверсивные) и управляющими сигналами (отсутствие или наличие сигнала сброса). Все счётчики данного типа имеют входы переноса и каскадирования.


Синхронные счётчики: слева направо ИЕ9(ИЕ10) и ИЕ12(ИЕ13).

Микросхемы К555ИЕ9 (ИЕ10) микросхемы различаются способом счёта ИЕ9 – двоично-десятичная, а ИЕ10 – двоичная. Данные микросхемы имеют счётный вход С, вход сброса R в нуль выходных выводов. Имеется возможность предварительной установки при нулевом уровне напряжения на входе разрешения предварительной установи EWR, вход Е0 – разрешение переноса и вход Е1 – разрешения счёта. Сигнал на выходе CR (сигнал переноса) вырабатывается при достижении максимального счёта и высоком уровне на входе Е0. Для работы счётчика должны быть высокие логические уровни на входах EWR, Е0 и Е1.

Микросхемы К555ИЕ12 (ИЕ13) также имеют одинаковое схемотехническое устройство и различаются способом счёта ИЕ12 – двоично-десятичный счётчик, а ИЕ13 – десятичный. Данные типы счётчиков реверсивные и допускают как прямой счёт, установкой нулевого уровня на входе Е0, так и обратный счёт, установкой высокого логического уровня на Е0, в остальном же входные и выходные выводы идентичны ИЕ9 и ИЕ10.

Синхронные счётчики нашли самое широкое применение в цифровых устройствах, так они могут полностью заменить функционал асинхронных и синхронных с асинхронным переносом счётчиков и к тому же имеют самое высокое быстродействие среди счётчиков.

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector