Sfera-perm.ru

Сфера Пермь
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Десятичный счетчик до четырех

двоично десятичные счетчики

Двоично-десятичные (декадные) счетчики ведут счет в десятичной системе счисления. Каждая десятичная цифра от 0 до 9 кодируется четырехразрядным двоичным кодом, так называемой тетрадой. Эти устройства являются разновидностью счетчиков по модулю n. В своем составе они, как правило, имеют четыре триггера. Простейший двоично-десятичный счетчик представлен на рис. 11.

Рис. 11 Декадный счетчик

Логический элемент 2И выявляет первый запрещенный набор 1010, который соответствует десятичному числу 10, и производит сброс триггеров.

Такой счетчик хорошо работает при невысокой частоте входных им­пульсов.

Недостатком счетчика является кратковре­менное присутствие двоичного сигнала, соответствующего десятичной цифре 10, т.к. счетчик считает до 10 включительно, а затем уда­ляет это состояние. Устранение этого недостатка осуществляется аналогично техническому решению в схеме рис. 10.

С помощью нескольких декадных счетчиков можно производить подсчет количества единиц, десятков, сотен импульсов и т.д., присвоив каждому из счетчиков соответствующий вес. Данные счетчики бывают суммирующими, вычитающими и реверсивными.

Билет 53 Программируемые счетчики на основе двоичных, двоично-десятичных, реверсивных и нереверсивных, счетчики на сдвигающих регистрах.
Сдвигающий счетчик

Такой счетчик имеет 5 состояний: 10000 – исходное состояние, затем: 01000, 00100, 00010, 00001 и вернулись в исходное состояние 10000.

Программирование модуля пересчета двоичных счетчиков

В данной схеме модуль пересчета можно изменять с помощью загружаемого числа (dm) при j=const или методом переключения выхода дешифратора Kj приdm=const.

Выключение программирования осуществляется сигналом = 1 , в этом случае на выходах дешифратора устанавливаются лог. 1, L=1 — запрет загрузки.

Связь между числом dm, модулем пересчета счетчика и номером состояния счетчика можно выразить следующим выражением:

где М — модуль пересчета, i — состояние счетчика.

Схема программирования модуля пересчета с заданием дополнительного числа

Для изменения модуля пересчета счетчика (в постоянном режиме) можно использовать выход старшего переноса

В данной схеме счетчик имеет модуль пересчета 16. Для реализации M=11 на вход D поступает код dm=5. При появлении сигнала P4 осуществляется счет до 11 (5+11)=16. Эта схема чаще называется делителем с переменным коэффициентом деления. Для переключения счетчика из режима счета в режим загрузки можно использовать и выходы счетчика (Q0. Qi). Эти же сигналы можно использовать для задания числа dm
56. Оперативные запоминающие устройства с произвольной выборкой.
Полупроводниковые ЗУ подразделяются на ЗУ с произвольной выборкой и ЗУ с последовательным доступом. ЗУПВ подразделяются на:
-статические оперативные запоминающие устройства (СОЗУ);
-динамические оперативные запоминающие устройства (ДОЗУ). ЗУ с последовательным доступом подразделяются на:
-регистры сдвига;
— приборы с зарядовой связью (ПЗС).
В основе большинства современных ОЗУ лежат комплиментарные МОП ИМС (КМОП), которые отличаются малой потребляемой мощностью. Это достигается применением пары МОП транзисторов с разным типом канала: n-МОП и p-МОП.
Запоминающее устройство с произвольным доступом — один из видов памяти компьютера, позволяющий единовременно получить доступ к любой ячейке (всегда за одно и то же время, вне зависимости от расположения) по её адресу на чтение или запись
54. Назначение сумматоров. Полусумматоры и полные сумматоры.
Сумматор является простейшим цифровым устройством. Это узел ЭВМ, выполняющий арифметическое суммирование кодов чисел, т.е. он предназначен для сложения двух чисел, заданных в двоичном коде.
Одноразрядный двоичный сумматор состоит из двух комбинационных схем: одна формирования Si, вторая для определения Pi.. Многоразрядный сумматор строится на основе одноразрядных в соответствии с правилами сложения.
Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд.
Полные сумматоры — (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд).

55.Постоянное запоминающее устройство, классификация ПЗУ

Запоминающие устройства (ЗУ) предназначены для хранения информации в системах различного назначения.

ЗУ на 40-50% определяют быстродействие всей системы.

Одним и важных параметров памяти является объём и быстродействие.

Постоянные запоминающие устройства – предназначены для постоянного энергонезависимого хранения информации.

Классификация

2 Однократно-программируемые пользователем

Масочные ПЗУ могут изготавливаться на основе матриц диодов, биполярных транзисторов или МОП транзисторов.
57. Программируемые логические матрицы и схемы логики. Схемы сборок на базе ПЛМ.
Программируемые логические матрицы появились в середине 70-х годов. Основой их служит последовательность программируемых матриц элементов И и ИЛИ. В структуру входят также блоки входных и выходных буферных каскадов (БВх и БВых). Входные буферы, если не выполняют более сложных действий, преобразуют однофазные входные сигналы в парафазные и формируют сигналы необхо­димой мощности для питания матрицы элементов И. Выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с по­мощью сигнала ОЕ, а иногда выполняют и более сложные действия. Основными параметрами ПЛМ (рис. 7.1) являются число входов т, число тер­мов I и число выходов п.

Переменные xj. xm подаются через БВх на входы элементов И (конъюнкторов), и в матрице И образуются £ термов. Под термом здесь понимается конъюнкция, связывающая входные переменные, представлен­ные в прямой или инверсной форме. Число формируемых термов равно числу конъюнкторов или, что то же самое, числу выходов матрицы И.

Термы подаются далее на входы матрицы ИЛИ, т. е. на входы дизъюнкто-ров, формирующих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций п.

Таким образом, ПЛМ реализует дизъюнктивную нормальную форму (ДНФ) воспроизводимых функций (двухуровневую логику). ПЛМ способна реализо­вать систему п логических функций от т аргументов, содержащую не более £ термов. Воспроизводимые функции являются комбинациями из любого числа термов, формируемых матрицей И. Какие именно термы будут выра­ботаны и какие комбинации этих термов составят выходные функции, опре­деляется программированием ПЛМ.
59. Принципы аналого-цифрового преобразования. Схемотехника АЦП.
Для передачи аналоговых сигналов по цифровым каналам их необходимо преобразовать в цифровую форму, то есть превратить их в сигналы дискретные по уровню и во времени. Для преобразования аналогового сигнала в цифровой применяют специальные устройства, которые называют аналого-цифровыми преобразователями (АЦП).В основе аналого-цифрового преобразования лежат три операции: дискретизация аналоговой функции во времени, квантование значений аналоговой функции по уровню и кодирование.
60. Цифро-аналоговый преобразователь с матрицей весовых резисторов.

Исходное двоичное число, предназначенное для перевода, помещается в регистр состоящий из сов-ти триггеров, выходное значение которых может принимать две величины, либо 0 либо Е.
Напряжение с выходов триггера подается на ЦАП ч/з усилитель, работающий в режиме сумм.напряжений.
Весовые коэф.вводятся для того, чтобы разделить по уровню входного сигнала разные разрядные значения исходного двоичного числа. Широкого распространения эта схема не получила по причине того, что невозможно обеспечить абсолютно точное соответствие используемых резисторов заявленных в схеме непостоянством величины Uвых триггера.

Читайте так же:
Как проверить счетчик дома при проверке

61. Цифро-аналоговый преобразователь с матрицей лестничного типа.
Широкого распространения эта схема не получила по причине того, что невозможно обеспечить абсолютно точное соответствие используемых резисторов заявленных в схеме непостоянством величины Uвых триггера. Указанные недостатки устраняются ЦАП на R-2R матрицы, т.к. используются сопротивления двух номиналов, а напряжение триггеров изменяет значение только ключей, количественно не влияет на величину выходного напряжения.

62. Однокристальные микропроцессоры, структурная схема ОМ. Основные узлы микропроцессора, их назначение и характеристики.
РК- регистр команд, BCDE — регистры общего назначения,PC- программный счетчик,SP – указатель стека, PA – регистр адреса,РП регистр признаков, БРА – буферный регистр адреса, БРД буферный регистр данных, МД- магистраль данных, МА – магистраль адреса, МУ магистраль управления, А- аккумулятор

АЛУ – комбинационное устройство, имеющие два входных порта и один выходной.

Аккумулятор – главный регистр микропроцессора. Для выполнения любой операции над данными нужно поместить их в аккумулятор
Блок РОН (регистр общего назначения) содержит шесть 8-разрядных регистров, обозначаемых буквами В, С, D, E, H, L, которые могут использоваться как одиночные 8-разрядные регистры, как регистровые 16-разрядные пары
УУ – обеспечивает необходимую послед. Действий мк-а и включает в себя дешифровку команд и формирователь сигналов управления. Программный счетчик следит за тем, какая команда выполняется и какая подлежит дальнейшему выполнению.
Основными узлами ЭВМ являются :

— центральный процессор (ЦП) (ЦП) = (УУ) + (АЛУ)

— оперативная память (ОЗУ)

— постоянное запоминающее устройство (ПЗУ)

— внешняя память (ВЗУ)

— устройства Ввода (УВв)

— устройства Вывода Все устройства ЭВМ подсоединены к единой информационной шине.
63. Разрядно-модульные микропроцессоры. Микропроцессоры с наращиваемой разрядностью шины данных.
Наряду с однокристальными МП широкое применение находят многокристальные секционированные (или их еще называют разрядно-модульные) микропроцессоры (СМП). Для СМП характерны: модульность построения, магистральные связи между модулями и микропрограммное управление. СМП имеют разрядность 2, 4, 8, 16 и изготовляются обычно на основе
технологии биполярных транзисторов.
СЕКЦИОНИРОВАННЫй МП состоит из модуля операционного устройства (ОУ); модуля устройства управления (УУ), содержащего в свою очередь: модуль памяти (обычно это ПЗУ) микрокоманд (ПЗУ МК) и модуль (блок) управления памятью микрокоманд (БУП МК); на входы УУ подаются код операции (КОП) и признаки условий (ПР)
Краткая характеристика основных модулей СМП: модуль операционного устройства (ОУ) предназначен для осуществления обработки данных и адресов. Секционность МП определяет возможность наращивания разрядности обрабатываемых данных или усложнения УУ микропроцессором при параллельном включении большого числа БИС(большая интегральная схема)
Вне зависимости от разрядности ОУ в него входят блоки: арифметических и логических операций, памяти (сверхоперативной) на РОН и местное устройство управления.
Модуль (блок) управления памятью микрокоманд предназначен для приема команды и формирования последовательности адресов для памяти микрокоманд в зависимости от признаков результата, поступающих из ОУ.
Модуль памяти (ПЗУ) микрокоманд предназначен для хранения управляющей информации.
Модуль обмена информацией с устройствами ввода-вывода (УВВ) предназначен для приема и выдачи информации, а также для организации приоритетной обработки информации при работе МП с внешними устройствами (ВУ).
В качестве достоинств СМП по сравнению с однокристальными можно отметить следующие:
-повышенное быстродействие, на практике в 5 . 10 раз; оно достигается за счет увеличения числа БИС и уменьшения степени их интеграции, что позволяет выделить на транзистор большую мощность, а следовательно, получить большее быстродействие
-большую универсальность; если однокристальный МП имеет фиксированный набор команд, то СМП позволяет определить в процессоре свой собственный набор команд и соответствующую архитектуру аппаратных средств с тем, чтобы получить особые воможности или чтобы выполнить задачу с максимальной эффективностью
-возможность построения на базе СМП операционных устройств с распределенной обработкой информации путем введения дополнительных модулей, обеспечивающих аппаратное или микропрограммное выполнение операций типа умножения, деления, индексной арифметики, операций над числами с плавающей запятой и регистровых модулей для хранения информации.

Счётчик (электроника)

Счётчик числа импульсов — устройство, на выходах которого получается двоичный или двоично-десятичный код, определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

Содержание

  • 1 Классификация
  • 2 Двоичные счётчики
  • 3 Двоичные счётчики с параллельным переносом и соседним кодированием
  • 4 Счётчики с последовательно-параллельным переносом
  • 5 См. также
  • 6 Примечания
  • 7 Ссылки

Классификация [ править | править код ]

  • по числу устойчивых состояний триггеров
    • на двоичных триггерах
    • на троичных триггерах [1]
    • на n-ичных триггерах
  • по модулю счёта:
    • двоично-десятичные (декада);
    • двоичные;
    • с произвольным постоянным модулем счёта;
    • с переменным модулем счёта;
  • по направлению счёта:
    • суммирующие;
    • вычитающие;
    • реверсивные;
  • по способу формирования внутренних связей:
    • с последовательным переносом;
    • с ускоренным переносом;
      • с параллельным ускоренным переносом;
      • со сквозным ускоренным переносом;
    • с комбинированным переносом;
    • кольцевые;
  • по способу переключения триггера:
    • синхронные;
    • асинхронные;
  • Счётчик Джонсона[2]

Двоичные счётчики [ править | править код ]

Схему двоичного счётчика можно получить с помощью формального синтеза, однако более наглядным путём представляется эвристический. Таблица истинности двоичного счётчика — последовательность двоичных чисел от нуля до 2 n − 1 -1> , где n — разрядность счётчика. Наблюдение за разрядами чисел, составляющих таблицу, приводит к пониманию структурной схемы двоичного счётчика. Состояния младшего разряда при его просмотре по соответствующему столбцу таблицы показывают чередование нулей и единиц вида 01010101…, что естественно, так как младший разряд принимает входной сигнал и переключается от каждого входного воздействия. В следующем разряде наблюдается последовательность пар нулей и единиц вида 00110011… . В третьем разряде образуется последовательность из четвёрок нулей и единиц 00001111… и т. д. Из этого наблюдения видно, что следующий по старшинству разряд переключается с частотой, в два раза меньшей, чем данный.

Известно, что счётный триггер делит частоту входных импульсов на два. Сопоставив этот факт с указанной выше закономерностью, видим, что счётчик может быть построен в виде цепочки последовательно включённых счётных триггеров. Заметим, кстати, что согласно ГОСТу входы элементов изображаются слева, а выходы справа. Соблюдение этого правила ведёт к тому, что в числе, содержащемся в счётчике, младшие разряды расположены левее старших.

Читайте так же:
Web builder установить счетчик

Двоичные счётчики с параллельным переносом и соседним кодированием [ править | править код ]

Выше рассмотрены схемы двоичных последовательных счётчиков, то есть таких счётчиков, в которых при изменении состояния определённого триггера возбуждается последующий триггер, причём триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счётчика: меньшая скорость счёта по сравнению с параллельными счётчиками и возможность появления ложных сигналов на выходе схемы. В параллельных счётчиках синхронизирующие сигналы поступают на все триггеры одновременно.

Последовательный характер переходов триггеров счётчика является источником ложных сигналов на его выходах. Например, в четырёхразрядном счётчике, ведущем счёт в обычном четырёхразрядном двоичном коде с «весами» разрядов 8-4-2-1, при переходе от состояния 7 10 = 0111 2 =0111_<2>> к состоянию 8 10 = 1000 2 =1000_<2>> на выходе появится следующая последовательность состояний:

0111 2 → 0110 2 → 0100 2 → 0000 2 → 1000 2 . rightarrow 0110_<2>rightarrow 0100_<2>rightarrow 0000_<2>rightarrow 1000_<2>.>

Это означает, что при переходе из состояния 7 в состояние 8 на входах счётчика на короткое время появятся коды, соответствующие состояниям 6; 4; 0. Смена этих промежуточных состояний может вызвать ложную работу других логических схем, например, если к такому счётчику подключён дешифратор, то на его выходах 0, 4, 6 могут кратковременно возникнуть активные состояния, которые могут ложно изменить состояния подключённых к ним по входам других триггеров — это нежелательное явление называют логическими «гонками» или «гонками сигналов». Исключить гонки можно, применяя счётчики с соседним или противогоночным кодированием состояний, например, считающие в рефлексивном коде Грея.

С целью уменьшения времени протекания переходных процессов можно реализовать счётчик в варианте с подачей входных счётных импульсов одновременно на все триггеры. В этом случае получим счётчик с параллельным переносом.

По схемам счётчиков с параллельным переносом строятся счётчики, задержка переключения одного триггера у которых соизмерима с периодом считаемых импульсов.

Пример. Если задержка переключения одного триггера 30 нс, то при построении счётчика по схеме с последовательным переносом более чем четырёхразрядного, работающего в обычном двоичном коде, при периоде счётных импульсов 120 нс и ниже начнутся сбои счёта, перенос не успевает распространиться по цепочке триггеров до прихода очередного счётного импульса.

В счётчиках с параллельным переносом на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счётчика и определяющие конкретные триггеры, которые должны изменить своё состояние при данном входном импульсе. Принцип стробирования сводится к следующему: триггер меняет своё состояние при пропускании очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы.

Параллельные счётчики имеют более высокое быстродействие по сравнению с последовательными, поскольку логическая функция от текущего состояния счётчика и счётного импульса поступают на переключающие входы всех триггеров одновременно.

Максимальным быстродействием обладают синхронные счётчики с параллельным переносом, структуру которых найдем эвристически, рассмотрев процессы прибавления единицы к двоичным числам и вычитания её из них.

Счётчики с последовательно-параллельным переносом [ править | править код ]

В связи с ограничениями на построение счётчиков с параллельным переносом большой разрядности широкое распространение получили счётчики с групповой структурой, или счётчики с последовательно-параллельным переносом. Разряды таких счётчиков разбиваются на группы, внутри которых организуется принцип параллельного переноса. Сами же группы соединяются последовательно с использованием конъюнкторов, формирующих перенос в следующую группу при единичном состоянии всех триггеров предыдущих. При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор к прямому пропусканию входного сигнала на следующую группу.

В наихудшем для быстродействия случае, когда перенос проходит через все группы и поступает на вход последней,

где ĺ — число групп, tГР — время установления кода в группе.

В развитых сериях ИС обычно имеется по 5…10 вариантов двоичных счётчиков, выполненных в виде четырёхразрядных групп (секций). Каскадирование секций может выполняться путём их последовательного включения по цепям переноса, организации параллельно-последовательных переносов или для более сложных счётчиков с двумя дополнительными управляющими входами разрешения счета и разрешения переноса путём организации параллельных переносов и в группах, и между ними.

Особенностью двоичных счётчиков синхронного типа является наличие ситуаций с одновременным переключением всех его разрядов (например, для суммирующего счётчика при переходе от кодовой комбинации 11…1 к комбинации 00…0 при переполнении счётчика и выработке сигнала переноса). Одновременное переключение многих триггеров создаёт значительный токовый импульс в цепях питания ЦУ и может привести к сбою в их работе. Поэтому в руководящих материалах по использованию некоторых БИС/СБИС программируемой логики, в частности, имеется ограничение на разрядность двоичных счётчиков заданной величиной k (например, 16). При необходимости применения счётчика большей разрядности рекомендуется переходить к коду Грея, для которого переходы от одной кодовой комбинации к другой сопровождаются переключением всего одного разряда. Правда, для получения результата счета в двоичном коде придётся использовать дополнительно преобразователь кода, но это является платой за избавление от токовых импульсов большой интенсивности в цепях питания.

Счетчики (2)

Главная > Реферат >Промышленность, производство

Классификация счётчиков………………………………………………..….8

Последовательные счётчики……………………………………….…….….10

Параллельные счётчики…………………………………………………..…16

Счетчики с параллельным переносом……………………………. ……. 17

Разработка принципиальной схемы…………………………. …………..18

Составление структурной схемы счётчика……………………………….19

Составные элементы устройства…………………………………..….……22

С развитием электроники появился такой класс электронной техники, как цифровая. Эта техника предназначена для формирования, обработки и передачи электрических импульсных сигналов и перепадов напряжения и тока, а также для управления информацией и её хранения. Цифровые устройства занимают доминирующее место во многих областях науки и техники, что обусловлено существенно меньшим потреблением энергии от источника питания, более высокой точностью, меньшей критичностью к изменениям внешних условий, большей помехоустойчивостью. Цифровая техника включает в себя такие устройства как триггеры, регистры, счётчики, комбинационные устройства, программируемые логические интегральные схемы и др.

В работе было разработана счетчик до 30, состоящий из двух частей, одна из которых десятичный счетчик. Реализация устройства производилась с помощью среды разработки Electronics Workbench версии 5.12.

Цифровой счетчик импульсов — это цифровой узел, который осуществляет счет поступающих на его вход импульсов. Результат счета формируется счетчиком в заданном коде и может храниться требуемое время. Счетчики строятся на триггерах, при этом количество импульсов, которое может подсчитать счетчик определяется из выражения N = 2 n — 1, где n — число триггеров, а минус один, потому что в цифровой технике за начало отсчета принимается 0. Счетчики бывают суммирующие, когда счет идет на увеличение, и вычитающие — счет на уменьшение. Если счетчик может переключаться в процессе работы с суммирования на вычитание и наоборот, то он называется реверсивным.

Читайте так же:
Счетчик нева 103 1so технические характеристики

В качестве исходного состояния принят нулевой уровень на всех выходах триггеров (Q 1 — Q 3 ), т. е. цифровой код 000. При этом старшим разрядом является выход Q 3 . Для перевода всех триггеров в нулевое состояние входы R триггеров объединены и на них подается необходимый уровень напряжения (т. е. импульс, обнуляющий триггеры). По сути это сброс. На вход С поступают тактовые импульсы, которые увеличивают цифровой код на единицу, т. е. после прихода первого импульса первый триггер переключается в состояние 1 (код 001), после прихода второго импульса второй триггер переключается в состояние 1, а первый — в состояние 0 (код 010), потом третий и т. д. В результате подобное устройство может досчитать до 7 (код 111), поскольку 2 3 — 1 = 7.

Когда на всех выходах триггеров установились единицы, говорят, что счетчик переполнен. После прихода следующего (девятого) импульса счетчик обнулится и начнется все с начала.

На графиках изменение состояний триггеров происходит с некоторой задержкой t з . На третьем разряде задержка уже утроенная. Увеличивающаяся с увеличением числа разрядов задержка является недостатком счетчиков с последовательным переносом, что, несмотря на простоту, ограничивает их применение в устройствах с небольшим числом разрядов.

Счетчиком называют устройство, предназначенное для подсчёта числа импульсов поданных на вход. Они, как и сдвигающие регистры, состоят из цепочки триггеров. Разрядность счетчика, а следовательно, и число триггеров определяется максимальным числом, до которого он считает. Количество импульсов, которое может подсчитать счетчик определяется из выражения N = 2 n — 1, где n — число триггеров, а минус один, потому что в цифровой технике за начало отсчета принимается 0.

Рисунок 1 — Микросхема К155ИЕ5 (счетчик до 16)

Микросхема К155ИЕ5 рисунок 1 содержит счетный триггер (вход С1) и делитель на восемь (вход С2) образованный тремя соединенными последовательно триггерами. Триггеры срабатывают по срезу входного импульса (по переходу из 1 в 0). Если соединить последовательно все четыре триггера как на рисунке 1, т получится счетчик по модулю 2 4 =16.

Максимальное хранимое число при полном заполнении его единицами равно N=2 4 -1=15=111 в двоичной системе. Такой счетчик работает с коэффициентом счета К (модулем), кратным целой степени 2, и в нем совершается циклический перебор К=2 n устойчивых состояний. Счетчик имеет выходы принудительной установки в 0.

Часто нужны счетчики с числом устойчивых состояний, отличным от 2 n .Например, о электронных часах есть микросхемы с коэффициентом счета 6 (десятки минут). 10 (единицы минут). 7 (дни недели). 24 (часы).

Для построения счётчика с модулем К≠2 n можно использовать устройство из n триггеров для которого выполняется условие 2 n >К. Очевидно, такой счётчик может иметь лишние устойчивые состояния (2 n -К). Исключить эти ненужные состояния можно использованием обратных связей, по цепям которых счетчик переключается в нулевое состояние в том такте работы когда он досчитывает до числа К.

Для счетчика с К=10 нужны четыре триггера (так как 2 3 4 ) должен иметь десять устойчивых состояний N==0,1. 8,9. В том такте, когда он должен был перейти в одиннадцатое устойчивое состояние (N=10), его необходимо сбросить в исходное нулевое состояние. Для такого счётчика можно использовать микросхему К155ИЕ5 рисунок 2, введя цепи обратной связи с выходов счетчика, соответствующих числу 10 (т. е. 2 и 8) на входы установки счетчика в 0 (вход R). В самом начале 11-го состояния (число 10) на обоих входах элемента И микросхемы появляются логические 1, вырабатывающие сигнал сброс всех триггеров счетчика в нулевое состояние.

Рисунок 2 — Микросхема К155ИЕ5 (счетчик до 10)

Счетчик до 30 выполнен на 6 JK триггерах с сигналом сброса (4 JK триггера для счета до десяти и 2 JK триггера для счета до трех).

Для счетчика до десяти нужны четыре триггера (так как 2 3 2 4 ), счетчик должен иметь десять устойчивых состояний N==0,1. 8,9, а для счетчика до трех нужны два триггера (так как 2 1 2 2 ), счетчик должен иметь три устойчивых состояний N==0,1,2.

Как только значение на выходе Q2 и Q4 триггера будет равно «1», произойдет сброс счетчика (это значение в десятичной системе равно 10 или 0101 в двоичной системе слева на право), а эта единица (сигнал сброса) передастся на второй счетчик.

Как только значение на втором счетчике на выходе Q11 и Q22 триггера будет равно «1», произойдет сброс второго счетчика (это значение в десятичной системе равно 3 или 11 в двоичной системе счисления).

Реверсивный двоично-десятичный счетчик

Номер патента: 304707

Текст

304707 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сооэ Советских Социалистических Респтблииависимое от авт, свидетельства ЛЪ Зд 55 влсно 28.Х.196 с присоединением 279596/18-24) 1 П 1 х Н 031 23 заявкиКомитет п еламткрытий оритет изобретений при Совете ССнистро Опубликовано 25.Ъ,1971. БюллетеньУДК 621.374.32(088.8 ия описания 07 Л 11.1971 ата опуоликов Авторизобретсни 5 П.,Т 1 октионов Заявитель.яе тт 2 т БИг;,РЕВЕРСИВНЫЙ ДВОИЧНО-ДЕСЯТИЧ СЧ ЕТЧИ Изобретение относится к области автоматики и вычислительной техники.Известны реверсивные двоично-десятичные счетчики с одинаковыми последовательностями счета в прямом и в обратном направлениях на потенциально-импульсных элементах, содержащие статические триггеры, схемы И и ИЛИ.Недостатком известных реверсивных счетчиков является пониженное быстродействие в режиме вычитания.Целью настоян 1 его изобретения является устранение указанного недостатка, Эта цель достигастся тем, что в счетчике единичный выход триггера младшего разряда соединен через схему совпадений, управляемую сигналом счета в прямом направлении, с нулевым выходом триггера старшего разряда; единичный выход триггера младшего разряда через схему совпадений, управляемую сигналом с нулевого выхода триггера старшего разряда, и собирательную схему соединен со счетным входом триггера второго разряда; нулевой выход триггера младшего разряда через схему совпадений, управляемую сигналами с единичных выходов трех старших разрядов, и собирательную схему соединен со счетным входом триггера второго разряда; нулевой выход третьего триггера через схему совпадений, управляемую сигналом счета в обратном направлении и потенциалами с нулевых выходоь триггеров двух младншх разрядов, и собирдтсльнуо схему, соединен со счетным входом триггера старшего разряда.5 Схех 5 а предлагаемого счетчш;а Ланд на чертеже.Счетчик содержит Т 1)игеры 1 — 4, рсхки:5работы которыхсложение или вычитание определяется наличием сигналя пд шине 5 10 сложения нлн нине 6 вычитания. Нулевыевыходы триггеров 1- 1 сосдинснь со входахи схсм совп;дсни 5 / — 1 О, и сдннинис вь 5 ходь т 1)иГГс 110 В 1- — -1 соединснь со входдэ 5 и схсм совпадения 11 в 5, схемы совпадения 7 и 11, 15 8 и 12, 9 и 1;5, й) и 11 попарно сосдшсны с собирательными схемдмн 16 — 19; ьыходы собирательных схем 16, 17 и 18 соединены со счетными входами соответственно тритсров 2, и 4, а выход собирательной схемы 19 являст ся выходом декадного переноса; входы собирательной схемы 20 соединены с единичными выходами трнпсров 2, 3, 1, д выход сосдинсн со схемой совпддшшя 7.Описание работы счетчика ведется с ис пользованием положительной логики. В нулсВОМ СОСТОЯНИИ ВСОИй НОТСИЦИД, ИХСС ГСЯ НД нулевом выходе, а низкий — на единичном, н наоборот, три 5 тср чувствителен и перепаду входного импульса с высокого потенциала нд 30 низкий.Счетчик работает следующим образом.Перед началом работы триггеры 1 — 4 устанавливаются в нулевое положение, соответствующее коду 0000 (цепь установки счетчика в нулевое положение на чертеже не показаца). При работе в прямом направлении (на сложение) на шине э сложения имеется высокий потенциал, а па шине 6 вычитания — низкий потенциал. Схемы совпадения 7 — 10 закрыты, а 11 — 15 — открыты.В процессе заполнения декады от кода 0000 до кода 1001, соответствующего цифре 9 схема работает как обычный двоичный счетчик в коде 8 4 2 — 1. Рассмотрим переход от комбинации 1001 к комбинации 0000. К моменту поступления десятого импульса низкий потенциал с нулевого выхода триггера 4 запирает схему 11, десятый входной импульс переводит триггер 1 в состояние О, сигнал с единичного выхода этого триггера проходит через схему совпадений 15 на нулевой вход триггера 4, в результате чего счстчик устанавливается в исходное положение, а ца выходе собирательной схемы 19 появляется импульс выходного переноса.Исходное состояние счетчика для счета в обратном направлении — код 0000.Первый входной импульс переводит триггер 1 в состояние 1, сигнал с нулевого выхода этого триггера проходит через схему совпадений 9 и собирательную схему 18 на счетньш вход триггера 4, в результате чего счетчик устанавливается в состояние 1001. При этом схема совпадений 7, подключенная к выходу собирательной схемы 20, открывается. Второй входной импульс переводит триггер 1 в состояние О и устанавливает в счетчике кодовую комбинацию 1000, соответствующую цифре 8,Третий входной импульс переводит триггер1 в состояние 1, сигнал с нулевого выхода этого триггера проходит через схему совпадений 7 и собирательную схему 16 на вход триггера 2 и через схему совпадений 9 и со.бирательную схему 18 на счетный вход триггера 4, в счетчике устанавливается кодовая комбинация 0111, соответствующая цифре 7.При этом схема совпадений 9 закрывается, 0 поэтому каждый последующий импульс уменьшает содержимое счетчика на 1.Предмет изобретенияРевсрсивный двоично-десятичный счетчик с 15 одинаковыми последовательностями счета впрямом и в обратном направлениях, содержащий статические триггеры, схемы совпадений и собирательные схемы, отляаощийся тем, что, с целью повышения быстродействия в ре жиме вычитания импульсов, в нем единичныйвыход первого триггера соединен с нулевым ьходом четвертого триггера и со счетным входом второго триггера соответственно через первую схему совпадений ц через вторую схс му совпадений и собирательную схему, причем управляющий вход первой схемы совпадений соединен с шиной сложения, а второй схемы совпадений — с нулевым выходом четвертого триггера, нулевой выход первого триг гера через схему совпадений, управляющийвход которой соединен с едишгчными выходами триггеров трех старших разрядов, соединен со счетным входом второго триггера, нулевой выход третьего триггера через схему 35 совпадений, управляющие входы которой соединены с шиной вычитания и нулевыми выходами триггеров двух младших разрядов, и собирательную схему соединен со счетным входом четвертого триггера,

Читайте так же:
Люк для счетчиков своими руками

Заявка

А. П. Локтионов, ПАТ ЕСКАГ, БИБШ ЕНА

МПК / Метки

Код ссылки

Схема совпадения с отрицанием

Номер патента: 145071

. сердечника схемы совпадения шунтируется (при наличии источника 4 смешения) параллельными цепями: точка 5, диоды б и 7, земля и точка 5, диоды б и 7 земля. Следовательно, потенциал точки 5 при отсутствии входных сигналов равен О, В эту же точку через диод 8 и сопротивление 9 подается переменное управляющее напряжение,При поступлении на входы 1 и 2 одновременно двух сигналов диоды 7 и 7 запрутся, потенциал точки 5 поднимется и в управляющей обмотке 3 сердечника потечет ток, в результате чего увеличивается индуктивное сопротивление вторичной обмотки 10, и ток в нагрузке 11 прекращается.При отсутствии хотя бы одного из входных сигналов одна из шунтируюших цепей остается открытой и потенциал точки 5 подняться не может.Таки м образом.

Схема совпадения

Номер патента: 209841

. на входную обмотку элемента 2, сигнал У — на вход ключа 1, 2Входной сигнал поступает на базу триода клю:а 1, который открывается и напряжение на его коллекторе становится близким к нулю. Цепь записи информации с выходной обмотки элемента 2 во входную обмотку другого 2 элемента управляется потенциалом триода и его внутренним сопротивлением, Таким образом, при совпадении сигнала на выходной обмотке элемента 2 с нулевым потенциалом на тны схемы совпадения, содержащи иодные элементы и транзисторньп коллекторе триода к.поня 1 единица информации переписывается пз элемента 2 в нагрузку, Допускается стыковянпе одного элемента управляющего ключа с одним, двумя, тремя, четырьмя среррит-дподными элементами с образованием до четырех узлов.

Трехтактная схема совпадения

Номер патента: 205369

. каждый состоит из четырех ферритовых сердечников 1, 11, 111 и 1 Ъ. На каждый сердечник намотаны опрашивающис обмотки 1, на каждую пару сердечников намотаны рабочие обмотки 2, а обмотка сброса т намотана на все четыре сердечника. Переключатель имеет выходы 4, 5, б, 7 и 8.Тактовый импульс Т, устанавливает сердечники 1 и 111 в состояние О, а сердечники 11 и 1 Ч — в состояние 1. При отсутствии импульса, несущего информацию (рабочии импульс Т,), опрашивающии импульс Тз, поступающий на все сердечники одновременно, перемагничивает сердечники 11 и 1 Ч из 5 состояния 1 в состояние О. Наводимаямагнитным потоком э, д. с. самоиндукции на обмотке 1 препятствует прохождению тока, идущего на создание этой э.д.с., переключается для прохождения через.

Схема совпадения

Номер патента: 205882

. увеличивается число тиристоров),Схема образована последовательным соединением двух тиристоров и одного транзистора, Положительный импульс, поданный на вход 1, включает тиристор 2, который в дальнейшем остается включенным, благодаря удерживающему току, протекающему через сопротивление 3. Включенный тиристор 2 представляет теперь малое сопротивление, и поэтому импульс, поданный на вход 4, может включить тиристор 5, переведя его в состояние малого сопротивления.Подаваемый последним импульс на вход б открывает транзистор 7, и на выходе появляется импульс. При отсутствии хотя бы одного импульса или несоблюдении последовательности их подачи, импульс на выходе не появляется, так как при выключенных 1 имеющих большое сопротивление) предыдущих.

Читайте так же:
Как рассчитывают плату за гвс если нет счетчика гвс

Схема совпадения

Номер патента: 219622

. ветви характеристики.При поступлении отрицательного входногосигнала только на вход 15 туннельный диод 5 переключается в состояние 1. Однако вслед ствие того, что туннельный диод 7 продолжает оставаться в высоковольтном состоянии, транзистор 1 остается запертым, поскольку в его базе и эмиттере действуют одинаковые напряжения.20 При поступлении отрицательного входногосигнала только на вход 1 б туннельный диод б переключается в состояние 1, транзистор 2 открывается, в трансформаторе 4 формируется положительный импульс, поступающий через 25 диод 17 на туннельный диод 7, переключаяего на участок туннельной ветви характеристики (в низковольтное состояние). Однако транзистор 1 продолжает оставаться запертым, поскольку в его базе.

Синхронные счетчики

Режимы работы счетчиков ИЕ12 и ИЕ13 представлена в табл. 10.2.

Таблица 10.2. Режимы работы счетчиков ИЕ12 и ИЕ13

ВходыРежим
-WRU/D-ECRC
ХХХПараллельная запись
1Х1ХХранение
10 1Прямой счет
110 1Обратный счет

Микросхемы ИЕ16 ( двоично-десятичный счетчик ) и ИЕ17 ( двоичный счетчик ) отличаются от рассмотренных синхронной параллельной записью по фронту тактового сигнала С, возможностью прямого и обратного счета и отсутствием сигнала сброса в нуль.

Срабатывают счетчики ИЕ16 и ИЕ17 по положительному фронту тактового сигнала С. При нулевом уровне на входе разрешения записи -EWR по фронту сигнала С в счетчик записывается информация со входов данных D1, D2, D4, D8. При единичном уровне на входе –EWR по положительному фронту сигнала С происходит счет. Направление счета определяется входом U/D: при единице на этом входе счет прямой , при нуле — обратный . Имеются два входа расширения: вход разрешения счета –ECT и вход разрешения переноса –ECR. Различаются эти два входа тем, что сигнал –ECR не только запрещает счет, как сигнал –ECT, но еще и запрещает выработку сигнала переноса. Переключение уровней на входах U/D, –ECT и –ECR надо производить только при единичном уровне на тактовом входе С.

Отрицательный сигнал переноса –CR ( синхронный ) вырабатывается при достижении на выходах счетчика максимального кода (15 для ИЕ7 или 9 для ИЕ16) при прямом счете или нулевого кода при обратном счете.

Режимы работы счетчиков ИЕ16 и ИЕ17 приведены в табл. 10.3.

Таблица 10.3. Режимы работы счетчиков ИЕ16 и ИЕ17

ВходыРежим
-EWRU/D-ECT-ECRC
ХХХ0 1Параллельная запись
110 1Прямой счет
10 1Обратный счет
1Х1ХХХранение
1ХХ1ХХранение

Возможности применения синхронных ( параллельных) счетчиков очень широки. Достаточно сказать, что они без всяких проблем могут заменить во всех схемах как асинхронные (последовательные) счетчики, так и синхронные счетчики с асинхронным (последовательным) переносом. При необходимости достижения максимального быстродействия они имеют большие преимущества по сравнению со всеми другими счетчиками. Их выходной код устанавливается одновременно при любом количестве разрядов без применения дополнительных выходных регистров (которые требовались в случае асинхронных счетчиков и синхронных счетчиков с асинхронным переносом).

Мы рассмотрим здесь всего несколько схем, иллюстрирующих характерные особенности именно синхронных счетчиков.

Сначала остановимся на методах каскадирования счетчиков. В отличие от других типов счетчиков, синхронные счетчики можно соединять различными способами, причем способ соединения различен для разного количества микросхем. В качестве примера возьмем микросхемы ИЕ17.

При объединении двух счетчиков (рис. 10.3) никаких проблем не возникает: выход переноса –CR младшего счетчика соединяется со входом разрешения счета старшего счетчика –ECT. На входы –ECR обоих счетчиков подается нулевой уровень. Условие правильной работы будет простым и легко выполнимым: период тактового сигнала С не должен быть меньше, чем задержка выработки сигнала переноса CR.

При объединении трех счетчиков ситуация несколько усложняется (рис. 10.4). Сигнал с выхода переноса первого счетчика подается на входы -ECT второго и третьего счетчиков. Сигнал с выхода переноса второго счетчика подается на вход -ECR третьего счетчика. В результате третий счетчик будет считать только тогда, когда имеется перенос как у первого, так и у второго счетчика. На рисунке для простоты не показано подключение входных и выходных сигналов, не участвующих в каскадировании.

Условие правильной работы схемы остается тем же, что и в случае двух счетчиков: период тактового сигнала С не должен быть меньше задержки выработки сигнала переноса CR.

При объединении четырех (и более) счетчиков уже возникает проблема, так как у старших счетчиков не остается свободных управляющих входов для собирания всех сигналов переноса более младших счетчиков. Поэтому в данном случае используется способность входного сигнала –ECR запрещать выходной сигнал переноса -CR (рис. 10.5). На четвертый и последующие счетчики подаются уже сигналы переноса не со всех предыдущих счетчиков, а только с первого и с предыдущего. На рисунке для простоты не показано подключение входов и выходов, не участвующих непосредственно в каскадировании.

При таком включении происходит уже накапливание задержки сигналов переноса. Максимальной задержка будет для сигнала переноса второго счетчика. Условие правильной работы всех счетчиков будет следующее: период тактового сигнала С не должен быть меньше, чем максимальная суммарная задержка сигналов переноса до входа последнего счетчика. При объединении четырех счетчиков в эту максимальную задержку входят задержка сигнала переноса –CR микросхемы относительно фронта сигнала С и задержка сигнала переноса –CR относительно сигнала –ECR. При объединении пяти счетчиков добавится еще одна задержка сигнала переноса –CR относительно сигнала –ECR и т.д. Поэтому с увеличением количества объединяемых счетчиков будет снижаться допустимая тактовая частота .

При необходимости объединения большого количества счетчиков (большего четырех) можно избежать накопления суммарной задержки переноса, включив на входах старших счетчиков -ECT логические элементы ИЛИ с нужным числом входов. Эти элементы должны собирать все сигналы переноса с более младших счетчиков, то есть на их выходах должен быть нуль тогда, когда сигналы -CR всех предыдущих счетчиков нулевые. При этом, правда, в суммарную задержку переноса, которая не должна превышать периода тактового сигнала С, войдут задержки этих самых элементов ИЛИ.

В любом случае при выполнении условия правильной работы счетчиков схема будет работать как идеальный счетчик , то есть все разряды многокаскадного счетчика будут переключаться одновременно.

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector