Sfera-perm.ru

Сфера Пермь
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Асинхронный двоичный счетчик схема

РУССКАЯ ВЕРОЯТНОСТНАЯ ЛОГИКА

Глава четвёртая

СИНТЕЗ СЧЁТЧИКОВ

Существует несколько методов синтеза счётчиков. Рассмотрим два из них.

4.1 Синтез счётчиков с использованием установочных входов.

Суть этого метода заключается в том, что для построения счётчика с коэффициентом деления К используется n-разрядный двоичный счётчик (n=Ilog 2 KC), охваченный обратной связью, которая формируется с помощью сборки двоичного кода К и подаётся на установочные входы обнуления. Например, для построения счётчика с К=10 необходимо использовать 4-х разрядный двоичный счётчик, а на установочные R-входы подать набор (сборку) — Q 4 Q 3 ’Q 2 Q 1 ’. Реализация этого счётчика изображена на рисунке.

Синхронный двоичный счётчик.

На схеме этого рисунка и в дальнейшем на все незадействованные входы микросхем подавать постоянный потенциал логической 1.

Реализация асинхронного счётчика с К=10 на базе ИС 133ИЕ5 представлена на следующем рисунке. В этой схеме кроме сборки используется так называемый триггер-защёлка. Рекомендуется использовать его для надёжного обнуления и для повышения помехозащищённости счётчика. В силу того, что при данном методе синтеза используется лишь часть состояний двоичного счётчика, сборка может быть отминимизирована. Например, для счётчика с К=10 сборка соответствует Q 4 Q 2 , для счётчика с К=9 — Q 4 Q 1, с К=12 — Q 4 Q 3 , с К=11 — Q 4 Q 2 Q 1 .

Схема десятичного счётчика на базе двоичного.

Синтез многоразрядных счётчиков на базе стандартных ИС имеет некоторую специфику. При использовании 533ИЕ2(133ИЕ2) коэффициент деления представляется в двоично-десятичном коде и на его основе формируются обратные связи. Например, для К = 125 получаем 2/10 – код, равный 100100101. Это соответствует установочной функции Q 1 Q 3 Q 6 Q 9 . Для счётчика 533ИЕ4(133ИЕ4) необходимо представить коэффициент деления в 2/12 – коде с учётом специфики реализации архитектуры этой ИС. Синтез счётчика на базе ИС 533ИЕ5(133ИЕ5) наиболее прост: достаточно представить коэффициент деления в двоичном коде, чтобы получить установочную функцию.

Выводы и рекомендации

Счётчики, реализованные с использованием установочных входов, обладают следующими недостатками:

1) низкая помехозащищённость по цепи обратной связи: если помеха вызовет сбой в этой цепи, то счётчик преждевременно обнулится;

2) при синхронной реализации из-за разброса параметров отдельных триггеров возможно появление ложных комбинаций, которые приведут к преждевременному обнулению счётчика (например, при переходе от кода 0111 к коду 1000 возможно кратковременное появление кода 1010, что приводит к обнулению счётчика с К=10).

Неоспоримым преимуществом таких счётчиков является их простота. Рекомендуется применение их при построении счётчиков с переменным К, а также при синтезе синхронизаторов без жёсткой привязки фронтов импульсных последовательностей.

а) Построить асинхронные делители частоты с использованием установочных входов :

5-1) К=12 на 533ИЕ5

5-2) К=8 на 533ИЕ2

5-3) К=80 на 533ИЕ2

б) Построить синхронные делители частоты с использованием установочных входов :

5-4) К=80 на JK-триггерах 533ТВ1

5-5) К=24 на JK-триггерах 134ТВ3.

4.2 Синтез счётчиков с использованием управляющих входов.

Этот метод основан на использовании таблицы входов элементов памяти, которая может быть получена из таблицы переходов. По таблице входов можно определить, какие сигналы необходимо подать на управляющие входы, чтобы перевести элемент памяти из одного состояния в другое. Построим таблицу входов для JK-триггера.

Из таблицы переходов следует, что для перевода триггера из состояния 0 в состояние 0 на JK-входы необходимо подать JK=00 или JK=01, т.е. для осуществления этого перехода состояние управляющего входа К безразлично. Условно операцию определения функций возбуждения для реализации перехода триггера из состояния 0 в состояние 0 можно записать так :

Читайте так же:
Счетчики шагов как работают

Для перевода JK-триггера из состояния 0 в состояние 1 на JK-входы необходимо подать комбинацию

Для перевода JK-триггера из 1 в 0 должна быть подана комбинация

а для перевода из 1 в 1

Аналогично можно получить таблицу входов для SR-триггера и D-триггера.

Таблица входов для JK -, SR — и D -триггеров.

Синхронные двоичные счетчики

Синхронные счетчики являются самыми быстродействующими. Кроме того, методика их синтеза наиболее простая. К недостаткам синхронных счетчиков следует отнести их достаточно большую схемную сложность при большом числе разрядов.

Методика синтеза синхронных счетчиков практически ничем не отличается от методики синтеза триггеров, которые в данном случае выступают в роли запоминающих устройств. Единственное, пожалуй, отличие состоит в том, что в качестве исходных данных заполняется не таблица истинности, а таблица функционирования счетчика на весь цикл его работы.

Проведем синтез синхронного суммирующего двоичного счетчика с модулем счета Ксч = 8 и кодом 4-2-1, для чего составим соответствующую таблицу функционирования (табл. 3.18).

Таблица функционирования трехразрядного суммирующего двоичного счетчика

Табл.3.18 составлена таким образом, что номер такта n совпадает с числом, записанным в счетчике в двоичном коде. В каждой строке подразумевается наличие счетного (тактового) импульса, поэтому в целях сокращения объема таблицы столбец с данными о счетном импульсе по умолчанию опущен. Данные о предыдущем такте в таблице располагаются на соседней сверху строке.

Заполним алгебраические диаграммы выходов всех разрядов счетчика (рис. 3.24). Координатами в каждой диаграмме являются значения разрядов счетчика в (n – 1)-м такте. В каждую ячейку с данными координатами записывается состояние данного разряда в предыдущем (n – 1)-м такте в прямой или инверсной форме в зависимости от данных таблицы функционирования. Дальнейшая обработка алгебраических диаграмм ведется обычным образом. Одноименные ячейки заключаются в контуры (или выделяются серым фоном) и по ним считываются аналитические выражения соответствующих уравнений функционирования разрядов счетчика.

Рис. 3.24. Алгебраические диаграммы выходов трехразрядного суммирующего двоичного счетчика

Условное графическое обозначение синтезированного счетчика приведено на рис.3.25. Сокращенное обозначение СТ происходит от английского counter – счетчик.

Рис. 3.25. Условное графическое обозначение синхронного суммирующего двоичного счетчика

Из синтезированной схемы видно, что длительность процесса установления сигналов на выходе синхронного счетчика равна длительности задержки применяемых триггеров, т.е. Тз.сч = Тз.тр. Разрешающее время счетчика (минимальный период поступления счетных импульсов) также равняется разрешающему времени триггеров Тразр.сч= Тразр.тр. Однако с увеличением разрядности, т.е. в связи с добавлением необходимых конъюнкторов и, следовательно, затягиванием процесса записи новой информации в основные триггеры, разрешающее время счетчика увеличивается на значение средней задержки распространения сигналов в этом дополнительном элементе Тразр.сч=Тразр.тр. + Трз.р.ср.

Рассмотрим применение синтезированного счетчика в качестве преобразователя временного интервала в двоичный код, используемого, например, в радиолокационных станциях.

Принцип построения такого преобразователя состоит в подсчете числа N импульсов тактового генератора G, укладывающихся в преобразуемом (измеряемом) интервале времени Тизм (рис. 3.26)

Тизм = N Тn,

где Тn – период повторения тактовых импульсов.

Рис. 3.26. Схема преобразователя временного интервала в двоичный код

До прихода стартового импульса (1) управляющий RS-триггер находится в нулевом состоянии, поэтому тактовые импульсы не могут пройти через конъюнктор на вход счетчика СT (рис. 3.27), который также находится в нулевом состоянии, что обеспечивается своевременной подачей на него сигнала сброса (4).

Читайте так же:
Максимальное сечение кабеля для счетчика меркурий 230

Рис. 3.27. Временные диаграммы преобразователя временного интервала в двоичный код

Старт-импульс (1), отмечающий начало временного интервала, ставит триггер в состояние единицы (6), обеспечивающее прохождение тактовых импульсов (5) через конъюнктор в счетчик (7). Стоп-импульс (2), приходящий в конце временного интервала, возвращает триггер в исходное нулевое состояние, прекращая поступление тактовых импульсов в счетчик.

После окончания счета с помощью импульса считывания (3) показания счетчика записываются в D-триггеры, образующие регистр памяти RG. Для подготовки счетчика к измерению нового интервала времени после снятия показаний из него поступает импульс установки всех разрядов в нулевое состояние – импульс сброса (4).

Еще одним важным фактором является применение синхронных двоичных счетчиков в качестве делителей частоты повторения импульсов. Если взять любой счетчик с модулем счета Ксч, то частота импульсов на выходе его старшего разряда оказывается в Ксч раз меньше частоты тактовых (счетных) импульсов. Вообще же каждый разряд двоичного счетчика уменьшает частоту повторения импульсов в два раза, поэтому, переключая выход с одного разряда на другой, можно изменять коэффициент деления частоты повторения импульсов.

Этот метод заложен в построении делителей частоты повторения импульсов с управляемым коэффициентом деления, определяемым следующей формулой:

,

где Fп.вых – частота повторения выходных импульсов;

Fп.вх – частота повторения входных сигналов;

m – число двоичных разрядов счетчика и сигналов управления;

ai – разрядные сигналы управления, принимающие значения 0 или 1.

В этом случае сигналы, снимаемые с выходов разрядов счетчика, умножаются на соответствующие управляющие сигналы ai и объединяются на общем выходе устройства. Но для того чтобы эти сигналы были распределены по времени, необходимо предусмотреть специальное комбинационное цифровое устройство. Рассмотрим пример синтеза такого устройства на основе трехразрядного двоичного суммирующего счетчика. Для этого составим соответствующую таблицу истинности (табл. 3.19).

Таблица истинности КЦУ, расставляющего по тактам разрядные сигналы

Табл. 3.19 состоит из двух частей: в левой части указаны значения сигналов всех трех разрядов счетчика, а в правой – сигналы, следующие с частотой повторения импульсов каждого из разрядов, которые, если их перемножить на управляющие и счетные сигналы, будут объединены на общем выходе. Требования, предъявляемые к этим сигналам, заключаются в том, чтобы они не возникали одновременно (не более одного в каждом такте) и были максимально равномерно распределены по тактам.

Рассмотрим синтез вычитающего синхронного двоичного счетчика, составив соответствующую таблицу функционирования (табл. 3.20). Легко заметить, что такую таблицу можно получить путем инвертирования сигналов всех разрядов таблицы функционирования суммирующего счетчика, т.е. вычитающий счетчик можно получить из суммирующего, если выходные сигналы снимать с инверсных выходов его триггеров.

Таблица функционирования трехразрядного вычитающего двоичного счетчика

Табл. 3.20 составлена таким образом, что номер такта n не совпадает с записанным в счетчике числом. Верхнюю строку в ней занимает максимальное число 7. В конце цикла (нижняя строка) счетчик обнуляется.

Алгебраические диаграммы выходов всех разрядов вычитающего синхронного счетчика приведены на рис. 3.28.

Рис. 3.28. Алгебраические диаграммы выходов трехразрядного вычитающего двоичного счетчика

Для того чтобы не вводить в схему дополнительные элементы в виде конъюнкторов (или элементов И-НЕ, если сигналы снимать с неинвертированных выходов разрядов) и не ухудшать этим быстродействие счетчика, можно использовать универсальные JK-триггеры (рис. 3.29).

Рис. 3.29. Схема синхронного вычитающего двоичного счетчика

Читайте так же:
Установка счетчика учета гвс

Рассмотрим пример использования вычитающего счетчика в устройстве преобразования двоичного кода во временной интервал (рис. 3.30).

Рис. 3.30. Схема преобразователя двоичного кода во временной интервал с использованием вычитающего счетчика

Работа схемы с использованием вычитающего счетчика происходит следующим образом.

Отрицательный перепад напряжения пускового сигнала (1) опрокидывает RS-триггер в состояние единицы. С этого момента начинается формирование выходного сигнала (2), и тактовые импульсы (3) через конъюнктор получают возможность проходить на вход с вычитающего счетчика СТ (импульсы 4). Это продолжается до тех пор, пока число тактовых импульсов не станет равным числу, предварительно записанному в счетчике, а все разряды счетчика при этом окажутся в нулевом состоянии, что будет зарегистрировано дизъюнктором. Тогда на его выходе (5) образуется отрицательный перепад напряжения, который вернет RS-триггер в исходное нулевое состояние, закончив этим формирование длительности выходного сигнала (2).

Рассмотрим теперь варианты реализации синхронных реверсивных счетчиков. Если счетные сигналы Тс поступают по двум шинам: суммирующей Тс.u (count up – считать на увеличение, в прямом направлении) и вычитающей Tc.d (count down – считать на уменьшение, в обратном направлении), то структура реализуемого счетчика следует из объединения с помощью дизъюнкции двух соотношений, выведенных для суммирующего и вычитающего счетчиков

Этой формуле соответствует схема, изображенная на рис. 3.31, которая лежит в основе счетчиков типа ИЕ7, выпускаемых промышленностью. Достоинством этой схемы является то, что в ней используются наипростейшие асинхронные Т-триггеры, не зависящие от номера разряда счетчика. К недостаткам можно отнести некоторое увеличение задержки переключения за счет введения дополнительных элементов И- ИЛИ-НЕ

Tз.сч. = Тз.тр. + Т з.р.ср.,

а также тот факт, что эти элементы зависят от номера разряда и усложняются с его увеличением.

Рис. 3.31. Схема синхронного реверсивного счетчика с тактовыми сигналами,
поступающими раздельно на суммирующий и вычитающий входы

Рассмотрим вариант реализации счетчика, в котором задержка переключения уменьшена до минимума, определяемого триггерами, а элементы И-ИЛИ-НЕ используются одинаковые. При этом возрастают требования, предъявляемые к триггерам (так как с увеличением номера разряда растет требуемое число управляющих входов J и К и необходим вход синхронизации). Здесь также наряду со счетным входом уместно наличие специального сигнала реверса R, который берется равным нулю в режиме суммирования и равным единице – в режиме вычитания.

Преодолеть указанные недостатки счетчиков в отношении неодинаковости разрядных триггеров и их сложности можно путем применения метода сквозного переноса. Однако за такое упрощение придется расплачиваться увеличением разрешающего времени счетчика и, следовательно, уменьшением максимальной частоты повторения счетных сигналов.

Идея сквозного переноса основана на том, что необходимые произведения образуются не каждый раз снова на каждом разряде счетчика, а накапливаются постепенно, при переходе от младших разрядов к старшим.

Схема двух разрядов такого счетчика приведена на рис. 3.32. В этой схеме сигналы переноса во время записи информации в основные триггеры разрядов проходят как бы насквозь через элементы И-ИЛИ, начиная с младшего (первого) разряда и кончая старшим. При таком способе управления триггерами в m-разрядном счетчике происходит задержка сигнала, равная времени (m – 1)Тз.р.ср., что увеличивает на это же значение разрешающее время данного счетчика по сравнению со счетчиком с синхронным (параллельным) переносом.

Рис. 3.32. Схема каскадов синхронного реверсивного счетчика со сквозным переносом

Существуют и другие версии сквозного переноса в синхронных счетчиках. Более простым способом на том же принципе реализуется сквозной перенос в суммирующих и вычитающих счетчиках.

Читайте так же:
За чей счет ставится общедомовой счетчик

Реверсивные счетчики широко используются в цифровых следящих системах, где управление производится с помощью стробов, следящих за каким-либо переменным параметром (например задержкой эхо-сигнала, отраженного от сопровождаемой цели). Если значение параметра, например Тэ (рис. 3.33), уменьшается, то наблюдаемый сигнал попадает в первый строб (Tстр1) и дискриминатор выдает импульс ТD, поступающий на вычитающую шину счетчика, если значение параметра увеличивается, образуется импульс ТU от второго строба (Тстр2), идущий на суммирующую шину.

Рис. 3.33. Структурная схема цифровой следящей системы с использованием реверсивного счетчика

Счетчики

Электронные счетчики и их применение. Асинхронный двоичный счетчик. Схема асинхронного трехразрядного вычитающего счетчика, построенного на базе D-триггеров. Синхронные параллельные и синхронные последовательные счетчики. Блокирующий сигнал синхронизации.

РубрикаКоммуникации, связь, цифровые приборы и радиоэлектроника
Видлекция
Языкрусский
Дата добавления23.07.2013
Размер файла892,1 K

Соглашение об использовании материалов сайта

Просим использовать работы, опубликованные на сайте, исключительно в личных целях. Публикация материалов на других сайтах запрещена.
Данная работа (и все другие) доступна для скачивания совершенно бесплатно. Мысленно можете поблагодарить ее автора и коллектив сайта.

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Подобные документы

Понятие и назначение счетчика, его параметры. Принцип построения суммирующего и вычитающего счетчика. Универсальность реверсивного счетчика. Счетчики и делители с коэффициентом пересчета, отличным от 2n. Счетчики со сквозным переносом (разные триггеры).

реферат [2,0 M], добавлен 29.11.2010

Изучение структуры и алгоритмов работы асинхронных и синхронных триггеров. Суммирующие и вычитающие счетчики. Изменение коэффициента пересчета счетчиков. Временные диаграммы работы суммирующего счетчика. Логические сигналы на прямом и инверсном выходах.

лабораторная работа [614,9 K], добавлен 20.06.2011

Микрооперации над кодовыми словами, которые выполняют в цифровых схемах счетчики. Структурная схема триггера К155ТВ1, электрические параметры. Принцип работы цифрового счетчика, построение таблицы истинности, моделирование в программе Micro-Cap.

курсовая работа [747,2 K], добавлен 11.03.2013

Основные законы алгебры логики. Дизъюнктивные нормальные формы. Синтез комбинационных логических схем. Счетчики с параллельным и последовательным переносом. Общие сведения о регистрах. Синхронные и асинхронные триггеры. Минимизация логических функций.

методичка [2,7 M], добавлен 02.04.2011

Анализ и синтез асинхронного счетчика с КСЧ=11 в коде 6-3-2-1 и с типом триггеров JJJJ, его назначение, разновидности и технические характеристики. Пример работы суммирующего счетчика. Синтез JK–триггера (устройства для записи и хранения информации).

курсовая работа [2,4 M], добавлен 25.07.2010

Эквивалентное преобразование электрических схем. Расчёт транзисторных схем. Факторы схемотехнической реализации счетчика. Проектирование JK-, T-триггеров и четырехразрядного счётчика. Исследование схемы счетчика на сложение с последовательным переносом.

контрольная работа [1,5 M], добавлен 13.06.2012

Суммирующий, вычитающий и реверсивный последовательный, параллельный суммирующий счетчики. Составление структурной и функциональной схемы счетчика. Минимизация функций управления, составление таблицы функционирования и определение функций переходов.

курсовая работа [122,4 K], добавлен 14.03.2010

3-битный двоичный счетчик

Видео: Лекция 106. Двоичные счетчики 2021, Октябрь

3-битный двоичный счетчик

Глава 7 — Цифровые интегральные схемы

ЧАСТИ И МАТЕРИАЛЫ

  • 555 таймер IC (каталог Radio Shack № 276-1723)
  • Один 1N914 «переключающий» диод (каталог Radio Shack № 276-1122)
  • Два резистора 10 кОм
  • Один конденсатор на 100 мкФ (каталог Radio Shack # 272-1028)
  • 4027 двойной JK-триггер (каталог Radio Shack # 900-4394)
  • Десятисегментный индикатор барграфа (каталог Radio Shack # 276-081)
  • Три резистора 470 Ом
  • Одна батарея 6 вольт
Читайте так же:
Посмотреть яндекс счетчик по номеру

Внимание! Микросхема 4027 является CMOS и поэтому чувствительна к статическому электричеству!

ПЕРЕКРЕСТНЫЕ ССЫЛКИ

Уроки в электрических цепях, том 4, глава 10: «Мультивибраторы»

Уроки в электрических цепях, том 4, глава 11: «Счетчики»,

ЦЕЛИ ОБУЧЕНИЯ

  • Использование таймера 555 в качестве генератора прямоугольной формы
  • Как сделать асинхронный счетчик с помощью JK-триггеров

СХЕМАТИЧЕСКАЯ СХЕМА

ИЛЛЮСТРАЦИИ

ИНСТРУКЦИИ

В некотором смысле, эта схема «обманывает», используя только два JK-триггера, чтобы сделать трехбитовый двоичный счетчик. Обычно используются три триггера — по одному для каждого бинарного бита, но в этом случае мы можем использовать тактовый импульс (выход 555 таймера) как немного свой. Когда вы построите эту схему, вы обнаружите, что это счетчик «вниз». То есть, его счетная последовательность переходит от 111 до 110 к 101 к 100 к 011 к 010 к 001 к 000, а затем обратно к 111. Хотя можно построить счетчик «вверх» с использованием триггеров JK, для этого потребуется дополнительная компонентов и ввести в схему большую сложность.

Таймер 555 работает как медленный, прямоугольный генератор с рабочим циклом около 50 процентов. Этот рабочий цикл становится возможным благодаря использованию диода для «обхода» нижнего резистора во время цикла зарядки конденсатора, так что постоянная времени зарядки является только RC, а не 2RC, как и без диода.

Настоятельно рекомендуется, чтобы в этом эксперименте, как и во всех экспериментах, строить схему поэтапно: идентифицировать части схемы с определенными функциями и строить эти порции по одному, проверять каждую и проверять ее производительность перед построением следующего. Очень распространенная ошибка новых студентов-электроники заключается в том, чтобы построить целую цепь сразу, не тестируя ее в процессе строительства, а затем столкнуться с возможностью одновременного решения нескольких проблем, когда придет время, чтобы наконец применить к ней силу. Помните, что небольшое количество дополнительного внимания, уделяемого деталям в начале проекта, стоит огромного количества работ по устранению неполадок ближе к концу! Студенты, которые совершают ошибку, не испытывая участки схемы, прежде чем пытаться управлять всей сетью часто (ложно), считают, что время, затрачиваемое на тестирование этих разделов, не стоит того, а затем потратить дни, пытаясь выяснить, в чем проблема ) может быть с их экспериментом.

Следуя этой философии, сначала создайте схему таймера 555, прежде чем даже подключить 4027 IC к макету. Подключите выход 555 (контакт № 3) к светодиоду «Самый слабый бит» (LSB), чтобы вы визуализировали его состояние. Убедитесь, что выход осциллирует в медленном прямоугольном паттерне (светодиод «горит» примерно столько же, сколько «выключен» в цикле) и что он является надежным сигналом (нет неустойчивого поведения, никаких необъяснимых пауз ). Если таймер 555 не работает должным образом, то и остальная цепь счетчика не будет! После того, как схема таймера была доказана, переходите к подключению 4027 IC к макету и завершите остальные необходимые соединения между ним, схемой таймера 555 и светодиодной сборкой.

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector